最新日志

发表于:2008-3-28 22:16:29
标签:无标签

8

我的毕业设计(一)

开始做毕业设计了。我的题目是“用SOPC实现LCD中文显示”。以后我会不断把我的进展跟大家分享,也希望大家给我提出宝贵的意见和建议。在此先谢谢了!

 

相信有很多人做过这个题目,不难,但是也不简单。导师给我的要求是在LCD上实现任意文字的中文显示:在PC上输入文字,然后传给FPGA板子,在LCD上显示出来。

 

这个设计基本上分为下面几个部分:

1-LCD显示原理;

2-LCD控制方式;

3-汉字编码原理,中文字库的组成和结构;

4-字模提取;

5-(点阵)汉字显示;

6-使用SOPC进行硬件设计。

 

导师给我的第一个任务是收集资料并学习,给了3周时间。我找了下,发现几篇比较好的:

1-LCD Fundamentals Using PIC16C92X Microcontrollers。Microchip公司的文档资料,编号AN-658。主要介绍了LCD的显示原理。

2-丁志军,贾岚。点阵图形式液晶显示器上的中文显示。Vol.22,No.4,Radio Communications Technology,1996。

3-王建校,危建国。SOPC设计基础与实践。西安电子科技大学出版社,2006。

4-Quartus II和NIOS II的文档也是很不错的资料,就是有点多,需要整理。

 

资料看完以后,导师叫我选液晶片子。我一直觉得这些液晶都大同小异,所以我偷了下懒,直接在《今日电子》上随便找了个广告。选那家公司还因为它自带字库,感觉会比较方便。当时我并不知道自带字库的片子可以不用提取字模,大大简化了设计。我上那家公司的网站,选了块比较大的,把它的说明书下了下来。它的说明书写得很详细,还带了参考程序,包括汇编和C语言的(基于51单片机的)。我选的液晶型号是OCMJ8X15D-2,240X128的,厂家叫金鹏电子有限公司(http://www.gptlcm.cn/)。

 

接下来就是消化说明书了,弄懂它的编程方法。每种液晶片子的控制器可能不同,编程方法就有区别,但是基本原理没变。就是控制好片选、读使能、写使能等等这几种信号,还有就是片子自己的几条指令。

 

目前我刚做完这一步。现在正在学SOPC和NIOS II的编程。

点击此处查看原文 >>

系统分类: CPLD/FPGA   |    用户分类:    |    来源: 原创

评论(6) | 阅读(984)
发表于:2007-12-25 13:18:24
标签:无标签

0

圣诞快乐

今天是圣诞节,祝各位圣诞快乐!Happy Christmas!

另外,各位大虾们多多给我的SOPC设计题目提供些参考啊!谢谢了!

点击此处查看原文 >>

系统分类: 自由话题   |    用户分类: 无分类    |    来源: 无分类

评论(0) | 阅读(245)
发表于:2007-12-22 14:05:23
标签:无标签

0

我回来了

各位朋友们,很不好意思,因为一些个人原因,博客很久没有更新了。现在基本正常了,而且开始着手做毕业设计。以后我会常来更新我的博客,把做毕业设计的心得体会跟大家分享。谢谢朋友们的支持!

点击此处查看原文 >>

系统分类: 自由话题   |    用户分类: 无分类    |    来源: 原创

评论(0) | 阅读(359)
发表于:2007-12-22 14:00:39
标签:求助,SOPC,设计  

1

求助:基于FPGA的SOPC设计题目

马上面临毕业,我们已经开始着手准备做毕业设计了。我选的题目是“用SOPC实现LCD的中文显示”,这是一个比较老的题目了,相对也比较简单。以前的学长学姐,以及业内的前辈们不知道做了多少遍了。于是我跟老师商量了一下,同意我做其他的题目,只要是基于SOPC的设计就行。

 

在此,希望各位大虾们能帮我出出主意,给我提供些参考的题目。难度适中,最好是比较前沿的。我先给大家鞠躬了!谢谢!

 

再补充一下,明年我会参加ALTERA公司的NIOS II设计大赛,我计划就把这个题目作为参赛题目一起来做了。

点击此处查看原文 >>

系统分类: CPLD/FPGA   |    用户分类:    |    来源: 原创

评论(1) | 阅读(336)
发表于:2007-7-27 16:21:49
标签:VHDL  Verilog  HDL  可综合性  对比  

2

VHDL和Verilog HDL的可综合性对比

同学给我发了篇VHDL和Verilog HDL的可综合性对比的文章,觉得不错,发出来跟大家分享。

pdf谈VHDLVerilog的可综合性以及对初学者的一些建议

点击此处查看原文 >>

系统分类: CPLD/FPGA   |    用户分类:    |    来源: 转贴

评论(1) | 阅读(847)
发表于:2007-7-23 11:53:26
标签:FPGA  PLL设计  MegaFunction  

4

FPGA的PLL模块设计

这篇文章介绍的是基于Altera器件(支持PLL的器件有Stratix III,Stratix II,Stratix II GX,Stratix,Stratix GX,Cyclone III,Cyclone II,Cyclone,HardCopy II,HardCopy Stratix),使用Quartus II(6.1)软件。

 

使用FPGA时,要产生需要的特定频率是一件非常简单的事情。一种方法是自己设计对输入的时钟进行倍频和分频。另一种非常简单的方法,使用FPGA自带的PLL,如果运用MegaFunction图形化的设计方法定制PLL模块,仅需几步即可完成。

 

打开MegaWizard Plug-In Manager,在Installed Plug-Ins下,展开I/O,找到ALTPLL模块。如果你没有选择器件,可以在窗口右边最上选择器件。选择要生成模块的程序语言,输入要生成的模块文件的路径和名字。

 

第二步进入到类似web的设定参数窗口,可以点击各个步骤的链接跳到相应步骤去。右上角的About可以看到这个ALTPLL模块的相关信息,Documentation里有模块用户指南、设计参考等参考文档,还可以生成样例波形作为参考。

 

第一步General/Modes。在General栏里设定器件,速度等级,输入频率,还可以将PLL设置在LVDS模式下(需要器件支持)。在PLL type中设置PLL类型(影响补偿模式)。在Operation mode设置PLL的补偿模式:

Use the feedback path inside the PLL:内反馈模式:

  • ■ In Normal Mode:正常模式,内部被补偿的时钟网络的末端相位与时钟输入管脚相同。
  • ■ In Source-Sychronous Compensation Mode:源同步补偿模式,时钟和数据端的相位相同。
  • ■ In Zero Delay Buffer Mode:零延时驱动器反馈模式,PLL外部的被补偿的时钟专用输出管脚的相位与时钟输入管脚相同。
  • ■ With no compensation:无补偿。

Create an ‘fbin’ input for an external feedback (External Feedback Mode):外反馈模式:fbin反馈补偿输入到PLL。输入时钟管脚和反馈时钟管脚的延迟最小。

Which output clock is to be compensated?:选择要补偿的管脚。

 

下一步(Scan/Lock)设置PLL控制信号:

  • ■ pllena:PLL使能信号
  • ■ areset:异步复位信号
  • ■ pfdena:相位/频率检测器的使能信号
  • ■ locked:PLL的锁定信号输出

 

直接跳到2 Output Clocks。clk c0~c5是5个时钟信号,选中Use this clock来启用他们。选择clk c0,为c0设置参数。最简单的方法是使用Enter output clock frequency直接输入要输出的频率。也可以选择Enter output clock parameters输入multiplication factor(倍频因子)和division factor(分频因子)。输入Clock phase shift(相移),Clock duty cycle(占空比)。More Details可以设置更详细的参数。

 

3 Simulation Library选择模拟时使用的库。

 

4 Summary可以看到将要生成的文件。

 

MegaFunction的ALTPLL模块实际是使用代码,通过调用altera_mf库中的PLL模块实现PLL的。打开生成的.vhd文件可以看到调用情况。

PLL的调用代码及部分注释zip

点击此处查看原文 >>

系统分类: CPLD/FPGA   |    用户分类:    |    来源: 原创

评论(2) | 阅读(1695)
发表于:2007-7-23 10:11:53
标签:求职  纬创  

4

我成功求职纬创的经历

我刚刚(6月)经历了我的第一次求职,并且一路一帆风顺,最后成功了。我把这次求职的经历和经验写出来跟大家分享。
 
我们是被提前两周通知他们要来我们这儿招聘的。本来我计划考研,而且已经准备了几个月了。但是导师告诉我们那个公司做的东西和我们跟他学的东西是一致的,就是说专业完全对口,这使我心痒痒的。他鼓励我们去试下,我们也就报着试试看,去体验一下的态度去准备。
 
于是我们就开始写简历。简历内容其实大同小异,主要是把自己的基本情况写清楚,然后要特别突出自己跟别人不同的地方,这是最关键的。这个问题主要是要注意措辞,重要的你想突出的东西,你的优势写前面,一目了然,才能防止你的简历被HR漏掉。简历格式我觉得简洁美观最好,我是用的office自带的模板。自我感觉我的简历还是做得不错的,嘿嘿!简历最好再带个封面,然后用那种塑料的夹子夹起来,感觉比较正式,能避免褶皱什么的。
 
签的这家公司叫纬创,在广东中山,是宏基电脑(ACER)集团的企业,专门做电脑电子产品代工。因为他们在下半年会有一个新厂房投产,他们是计划扩大研发部门的规模(或者是在中山厂新建研发部,记不清了),所以来我们这招聘的人很多,计划47个人,全是做研发,这个吸引力是很大的。他们这次招聘,是做的一个3+1的方案。简单说就是我们大四的费用由他们出,我们毕业后要去给他们工作一定时间。而我们这边一共去了三个院系,电子、机械(机电自动化)和我们计算机,估计有150多人,竞争不是太激烈。这可能也是我们这次招聘这么顺利的一个原因吧。另外就是这个公司甚至宏基集团,跟我们学校的关系挺密切的。公司很多人都是我们学校毕业的,老总还是我们学校的前身毕业的,算半个校友。
 
这次招聘一共分为投简历,笔试,面试三个环节。6月12号他们第一天来先是给我们介绍了他们公司的概况,以及这次招聘的情况。介绍会结束后就是投简历。他们第二天上午贴出来进笔试的名单。结果出来后我们发现似乎没有淘汰什么人,好像投了简历的都在名单上。
 
第二天(周三)下午是笔试,主要是专业知识(很基础),英文水平(很少,就一个相当简单的短文翻译和几个专业英文缩写名词写全称),几个智力题和人格测试。同样是第二天上午公布进面试的名单。这一关也基本没淘汰什么人,但是还是有,我们一个同学就over了。
 
第三天(周四)面试。他们从台湾来了两个主管,一个LCD事业部,一个伺服器事业部,招聘的就是这两个部门。我们的面试也分为两部分,对应这两个部门。虽然一个公司的,这两个主管的面试却大相径庭。LCD的问的都是你的喜好之类的,似乎重点是考察你的性格和能力之类的。我的看法是,LCD的技术可能没什么学校开课,新人进去后都要自己学习,所以他们更多看的是学习能力和适应能力,重点在考察潜力。而我们伺服器的技术已经是相当成熟了,不管是做整机还是做主板,所以这个部门主管面试都是问专业问题。大概是希望想招进来能很快的就开始用吧……
 
我是在伺服器部面试的。他们对我们会FPGA方面的技术相当相当的感兴趣。一开始就从这个地方开始问起,基本也是绕着这个展开的。就我的面试体会来说,诚实实话实说很重要。面试官都是专业和招聘两方面的行家里手,你编能瞒得过他?但是也不要自卑,该怎么说怎么说,不夸大,但是也不要缩小。这两个面试官都比较平易近人,所以我们没怎么感到紧张。这次面试,他们没有说英语方面的问题。整个招聘他们也没有规定必须过英语四级或者六级。英文不好的朋友可以笑了。面试完了我问了他我们的具体工作,他说要等我们大四培训完了签工作合同才能定。主要是设计工程师、生产工程师和测试工程师,而我们应该会在三个位置上继续历练,最后才会决定。
 
周五爸爸出差顺便过来看我,我跟他详细讨论了这件事。像我们这种第一次找工作,多跟家里沟通很重要,毕竟大人的生活工作阅历比我们多多了。我也问了去过那边的朋友,还有个死党的父母都在那边工作(还是同一个行业),向他们了解了那边的薪资水平,工作待遇,生活物价水平之类的。这些对最后做决策都有比较大的帮助。
 
另外周五我们这些同学还在一起讨论了我们关心的问题,包括工作生活各个方面。我们将这些问题汇总,推举出我和另外两个同学做代表,到时候签约的时候向他们提问,或者有些可能要谈判讨价还价的。这次讨论,我发现了如很多媒体介绍的一样,我们同学能力没什么,很差,但是要求却很高。这个问题女生要比男生严重,这是我的观察结果。最典型的当然就是工资问题了。我们务实派定的底线是2000元月薪,女生基本都是吆喝3000、3500甚至4000的。其实大家都明白,因为是3+1,这次签的是3+1的协议,不一定会说定工资的情况。很可能他们的协议都准备好了,工资摆在那,你爱签不签。我定的最底线,扣除生活费,1个月能结余1000块钱我都能接受,我给生活费的预算比较低,如果多点问题也不大。这个给女生们说了她们基本上是吃惊,然后说根本不可能……
 
我觉得这个问题上,我们真的该摆正位置,首先我们是新人,除非能力特别出众,否则不要想工资有多高。其次我们有几斤几两,自己清楚得很,现在竞争非常激烈,你不干有的是人干,不要以为自己是somebody。再次,这些工资都是开始,后面是会调的,首先自己要干好,上调工资的可能性还是很大的。第一次工作,主要是积累工作经验,以后跳槽工资就涨一大截。现在在一个单位从工作干到退休的人越来越少了,特别是我们这种行业,以及合资台资外资企业的。
 
周六上午体检,晚上正式签约。体检就查传染病:大小三阳和肺结核。晚上签约会上,首先他们详细给我们解释了协议,介绍了那边的工作生活各方面情况。接着我们就把前一天讨论的那些问题,她没说或者不清楚的一一咨询了。然后他们给我们一些时间讨论,跟家里商量。我给家里说了,家里觉得还行,叫我自己拿主意,觉得合适想签就签。至于考研,本来我唯一的目的就是为了文凭,找工作容易些。现在这份工作感觉挺好的,不如把两年的研究生时间换成工作经验,效果可能更大一些。
 
协议的具体内容,可能有些涉及到保密的问题,就不详说了。反正大四是公司出学费、住宿费、生活费,大四下学期他们要来讲师做提前培训,考试通过加体检合格就签工作合同。我们毕业后去工作四年,包括3个月试用期。工资也给我们说了,比我们预期的高一点,还行。因为他介绍那边的生活费比广东其他地方都低,房价也便宜很多。如果违约,还是有违约金的,也不是太高。
 
这次找工作,我是一帆风顺,没遇到什么问题。一个原因他们招的很多,另外也和我会FPGA有关。所以,我觉得我们学生还是不能仅限于书本和课堂上学的那些东西,把专业整精也是非常重要的。有一技之长永远都比没有的吃香,这句话仍然有效。成绩重要,但是不像其他人说的那么严重,换句话说就是不用为了再高那么几分拼命。英文很重要,但不是四六级能考多少分,是你能交流,能看懂英文资料。
 
这次工作特殊性高一些,大家做个参考就是了。

点击此处查看原文 >>

系统分类: 自由话题   |    用户分类:    |    来源: 原创

评论(11) | 阅读(1478)
发表于:2007-7-21 12:25:06
标签:FPGA  设计规范  华为  

4

华为FPGA设计规范

无意中找到华为的FPGA设计流程指南,对他们公司的FPGA设计开发做出了相当详细的规定。贴出来供大家参考。

 

doc华为FPGA设计流程指南

点击此处查看原文 >>

系统分类: CPLD/FPGA   |    用户分类:    |    来源: 转贴

评论(1) | 阅读(1018)
发表于:2007-7-21 12:04:06
标签:FPGA  学习  入门  

5

我的FPGA学习起步

我学习FPGA,进入这个领域是老师带的。

 

他叫我先学习好VHDL语言,给我介绍了两本书:《VHDL硬件描述语言与数字逻辑电路设计》和《VHDL与数字电路设计》。后者以基本数字电路实例为基础,讲解VHDL语言。优点就是入门快,能掌握好基本数字电路,对以后设计复杂系统也有很大帮助;缺点是语法不全面完整。前者的语法讲解更全面。我是以后者为主,辅以前者,这样速度很快,应用也不成问题。

 

同时,他引导我翻译了Altera公司出的开发软件的用户指南和使用手册等。一来为以后的学习做准备,二来锻炼英文阅读和翻译能力。这个行业领域的技术资料,特别是最新资料,大都是英文的,英语差了会很恼火。其实专业英文资料和报刊杂志或者英语四六级相比,简单多了。没有那些复杂的语法和潜台词,难点仅仅在于专业词汇,看多了自然就不成问题了。

 

关于选VHDL还是Verilog HDL的问题。两者都差不多,自我感觉VHDL更像BASIC,而Verilog HDL语法与C很接近。根据自己实际情况决定就是了。但是另一种语言最好也学习一下,能看懂源程序,这样参考的资料会多很多。

 

另外,最好找两三个朋友一起,大家可以相互交流。一个人学的话速度会很慢,也容易走很多弯路。

点击此处查看原文 >>

系统分类: CPLD/FPGA   |    用户分类:    |    来源: 原创

评论(2) | 阅读(1156)
发表于:2007-3-26 16:47:39
标签:ALtera破解  

3

AlteraFPGA开发软件安装指南

我自己写的,希望对初学者有所帮助。里面涉及的破解方法仅供学习研究用,请不要用于商业目的。试用后请购买正版软件。

 

docAltera FPGA开发软件安装指南

点击此处查看原文 >>

系统分类: CPLD/FPGA   |    用户分类:    |    来源: 原创

评论(0) | 阅读(689)
总共 , 当前 /