标签：
HDL
其他相关软件
| Mentor公司出品，VHDL/Verilog完整开发系统，可以完成除了布线以外所有的工作，包括三套软件：HDL Designer Series（输入及项目管理），Leonardo.Spectrum（综合）和Modelsim（仿真）下载试用版 |
|
| VHDL/Verilog专用调试和代码优化软件，多用于复杂设计的调试，如CPU设计 www.novas.com | Debussy学习资料（5.27M) |
Visual IP | 可以为IP core供源代码保护和用户仿真模型 |
|
| 可实现VHDL和Verilog语言的相互自动转化 |
|
| 静态时序分析软件，Synopsys公司出品，多用于ASIC设计，也可以用于FPGA/PLD设计 |
|
| ISE与与Mathlab的接口，利用IP核在Mathlab中快速完成数字信号处理的仿真和最终FPGA实现 |
|
| QuartusII与Mathlab的接口，利用IP核在Mathlab中快速完成数字信号处理的仿真和最终FPGA实现 |
|
| 配合QuartusII，可以完成NiosII软CPU的开发工作 | NiosII快速入门 |
| Synplicity公司出品，物理级综合工具 |
|
| Synplicity公司最新推出的一种验证工具，可以在FPGA工作时查看实际的节点信号，甚至可以像调试单片机一样，在HDL代码中设断点 |
|
Synplify DSP | 和DSP Builder ,System Generator 类似,用于数字信号处理的开发 |
|
| 一个很好用的HDL设计工具，能够自动将子模块聚合成一个顶层文件。 免费共享软件 |
系统分类:
CPLD/FPGA | 用户分类:
FPGA | 来源:
转贴 | 【推荐给朋友】 | 【添加到收藏夹】