用户登陆  |  注册

小倚危楼听春雨

网站首页  |  博客首页  |  个人主页  |   相册  |   管理

个人信息

  • 个人空间

    博主: wwh_nuaa

    小倚危楼听春雨

  • +加为好友

    +发送站内短信

    +我的博客精华

最近加入的小组

  • EDA技术 EDA技术
  • FPGA讨论组 FPGA讨论组
  • The SOPC Builders The SOPC Builders

博客公告

溪水清清下石沟,千弯百折不回头,

兼容并蓄终宽阔,若谷虚怀鱼自游。

心寂寂,念休休,沉沙无意却成洲,

一生治学当如此,只计耕耘莫问收。

我的分类

学习  (23)

通信  (5)

分享  (17)

设计  (13)

幽默  (2)

博客日历

<2008年5月>
日一二三四五六
27282930123
45678910
11121314151617
18192021222324
25262728293031
1234567

博客广告

日志档案

2008年份  (43)

2007年份  (17)

最新日志

· 千万别动那只香蕉

· 5-12四川大地震,祝天下好人一生平安。

· 即将发布的资料

· ATM技术及应用

· SDH原理资料

更多>>

最新评论

· 同道中人。这个代码我自己也实现过,其实就是模拟运算过程,求一

· THANK YOU

· 楼主,我正在设计utopi接口,是ti公司tms320c64

· 晕倒 发错了 准备重新发一个 对不起大家了

· 是啊 ,有密码啊 博主提供一下了。顶!!!

友情链接

博客信息

日志总数:60 篇

评论数量:118

访问次数:36740

访客记录

  • weizhi
  • zhichengdz
  • hero1
  • zhubch
  • syf20040100
  • shgch
  • Verilog三段式状态机描述 2007-10-17 14:26:36
  • 我的Verilog 代码风格-供参考 2007-10-17 14:29:23
  • 阻塞赋值、非阻塞赋值的差异 2007-10-17 14:40:42
  • 有关并行CRC校验的一些尝试--Verilog 2007-10-23 7:48:05
  • 引导语句“//……”在synopsys DC中的用途 2007-10-23 19:54:09
  • Utopia Level 1 设计 Verilog 2007-10-29 8:02:58
  • Tsu,Tco,Th,Tpd的概念 2007-10-29 20:03:53
  • AES高级加密标准(转贴) 2007-10-31 23:47:14
  • FPGA 10时钟周期AES算法加密数据 Verilog 2007-11-16 19:59:14
  • Utopia Level 1 Tx Verilog 2007-11-22 18:38:13
  • AES单周期PipeLine Verilog源代码 2007-11-22 19:04:06
  • BCH RS 纠错码 错误图样的求解 2007-11-25 9:58:05
  • UltraEdit Verilog语法高亮文件 2007-12-1 17:36:54
  • 算法 2007-12-7 14:42:04
  • 单片机指令集(转贴) 2007-12-10 7:57:25
  • CIP-51 TM内核设计 2007-12-29 22:52:36
  • HEX文件和BIN文件格式的区别 2007-12-31 17:19:15