标签：
无标签
设计遇到瓶颈：一般的flash存储器读周期45 70 90 ，要达到25MIPS读周期至少40ns
一般的说法256bit/2us=1byte/125ns，这样的速度最多达到8MIPS。内核设计到现在基本上实现了所有指令的取指执指操作。可以达到pipeline 45MIPS。
目前可能的解决方法：
1 增加位宽，意味着增flash的数量，并且存在数据异步。
2将数据迁移到内存SRAM 或者DDR内部，可是64Kflash数据迁移的时间2~3s
给位大侠有没有好的办法？？
还有DSP难道没有内部程序存储器？200~800MIPS的处理速度。我想应该是指令在高速缓存中的速度。若要不断的读取内部程序存储器：只有两种可能1，降低处理速度2，根本没有使用flash存储器。这是不是也是DSP不适合做程序控制的原因？
系统分类:
CPLD/FPGA | 用户分类:
学习 | 来源:
原创 | 【推荐给朋友】