EDN首页   博客首页

日志档案

发表于 2008-1-26 19:39:02

1

标签： DDR400  FPGA  

DDR SDRAM的接口FPGA程序 Verilog 2

更新了DDR读和写，08-1-26

DQ DQS DM 接口暂未设计 testbench已更新

rar

系统分类: 接口电路   |   用户分类: 设计   |   来源: 原创   |   【推荐给朋友】   |   【添加到收藏夹】

    阅读(600)    回复(1)  

投一票您将和博主都有获奖机会！

最新评论

  • 校友

    2008-2-1 9:40:25

    你在什么器件上实现DDR 400 呢

    这个在一般的器件上是很难实现的

    建议看看lattice的一些器件

    比如ECP2 XP2

    实现起来会方便很多

标题
姓名  
主页
验证码：