日志档案

发表于 2008-2-15 8:06:07

2

标签： 无标签

视频解码之RGB转YUV模块(verilog)

rar仿真正确。不足请提出

http://www.edacn.net/bbs/?fromuid=164965    摘自--详细请看链接

 

系统分类: CPLD/FPGA   |   用户分类: 学习   |   来源: 转贴   |   【推荐给朋友】

    阅读(351)    回复(0)  

投一票您将和博主都有获奖机会！