数模转换器TQ6122的原理和应用

摘要：TQ6122是Triquint Semiconductor公司推出的高速D／A转换器，它的转换速率可高达1Gsa/s可用于DDS、高速任意波形发生器以及高速高清晰度显示器的象素生成等方面。文中介绍了该芯片的结构、原理，给出了它的典型应用电路。

    关键词：TQ6122 数模转化 ECL

１　引言

ＴＱ６１２２是一种高速数模转换器芯片。它具有８位数据位和很高的转换速度(可达到１ＧＳａ／ｓ)，可广泛用于直接数字频率合成、高速任意波形发生器、宽带视频信号生成、高清晰度显示器象素生成等方面。该芯片设计使用灵活方便，只需合理搭配一、二块集成电路和少量的外围电路，即可构成一个完整且性能很高的数摸转换器。

２　芯片结构及引脚说明

２．１ ＴＱ６１２２的结构特点

ＴＱ６１２２主要由锁存器、编码器、延时器、电流源阵列、Ｒ＿２Ｒ电阻网络等电路组成。其内部功能结构如图１所示。其主要特性如下：

●数模转换速率高达１ＧＳａ／ｓ；

●数字数据位为８位；

●具有１ＧＨｚ的模拟信号带宽；

●输出可直接作为射频的前端；

●采用４４脚ＱＦＰ封装；

●时钟输入采用差分ＥＣＬ电平标准数据输入采用单端ＥＣＬ电平标准；

●工作温度范围为－２０～８５℃；

●标称功耗为１．３Ｗ；

●无杂散动态范围(ＳＦＤＲ)不小于４５ｄＢｃ。

２．２ ＴＱ６１２２的引脚功能

ＴＱ６１２２的引脚排列图如图２所示。各引脚的说明如下（括号中的数字为引脚号）：

ＶＳＳ（１、１１、１２、３３、３４、４４）：－５Ｖ数字电源输入端

ＶＡＡ（２２、２３）：－５Ｖ模拟电源输入端

ＤＧＮＤ（６、２８、３７、４０）：数字地

ＡＧＮＤ（１３、１４、１５、１８）：模拟地。

ＢＬＡＮＫ（５）：该端置高且下降延到达时，内部数据位都被置高。

ＳＥＬＡ（７）：置高时选择Ａ端数据输入，置低时选择Ｂ端数据输入。

Ａ０～Ａ８(２６、２７等３６):数字信号输入端，Ａ７为数据最高位，Ａ０为数据最低位。

Ｂ０、…… Ｂ７(３８等):数字信号输入端，Ｂ７为数据最高位，Ｂ０为数据最低位。

ＣＬＯＣＫ、 ＣＬＯＣＫ（９、１０）：差分时钟输入端。

ＶＯＵＴ、ＶＯＵＴ（１６、１７）：模拟信号输出端，为差分信号。

ＢＬＡＮＫ ＤＩＳＡＢＬＥ（１９）：如果需要用ＢＬＡＮＫ端，则连到ＶＡＡ端，若不需要，则连到ＡＧＮＤ。

ＩＲＥＦ（２４）：输入参考电流，直接连接到模拟地，是开关阵列的虚拟电流源。

ＶＳＥＮＳＥ（２０）：输出判断电压，芯片正常工作时有输出，且ＶＳＥＮＳＥ＝－４．２Ｖ。

ＶＲＥＦ（２１）：电压基准输入端，一般在其ＶＲＥＦ＝－４Ｖ时，输出的模拟信号峰值为１Ｖ。

ＥＣＬＲＥＦ（２５）：可选的ＥＣＬ电平参考电压，当数据和时钟为ＥＣＬ电平时，该脚可不接，此时芯片内部产生电压为－１．３Ｖ。

３　ＴＱ６１２２的典型应用

这里仅以ＴＱ６１２２芯片在背景信号发生器的应用为例，介绍ＴＱ６１２２在工程实践中的应用。ＴＱ６１２２输入的数字信号要严格同步，这样才能保证Ｄ／Ａ转换器输出的准确性和精度，８位数据位的同步可通过时延控制芯片来调整。ＴＱ６１２２模拟信号输出电压可通过负载进行调解，一般可选取典型值为５０Ω。

本设计中，Ｄ／Ａ转换器的模拟输出为差分信号，其中正端信号作为本级的输出送入频率综合器进行混频，负端信号送到一块检测电路板进行本级的信号检测，以便在没有示波器的情况下对系统进行大致的测试。

ＴＱ６１２２的使用非常灵活方便，它只需一块电压基准芯片和一块运算放大器以及少量的外围电路即可。这两块集成电路的主要用途是为数摸转换芯片产生参考电压。具体电路如图３所示。

在图３中参考电压的精度、稳定度和抖动对产生的模拟信号精度、稳定度和抖动有很大的影响。ＭＣ１４０３是ＯＮＳＥＭＩ公司生产的电压基准芯片，该芯片的性能完全可以满足ＴＱ６１２２对参考电压的要求。电压基准ＭＣ１４０３的输出与芯片的反馈输出Ｖｓｅｎｓｅ通过运算放大器ＭＣ３４０７１构成的负反馈电路可以将ＶＲＥＦ很好的稳定在－４Ｖ，从而可进一步减小外部电源细微变化的影响，从而确保输出模拟信号的精度和稳定度。

该Ｄ／Ａ转换器输出的模拟信号通过滤波电路可滤除Ｖ／ＵＨＦ波段以外的杂波信号，采用ＭＩＮＩ公司生产的ＰＬＰ－９０低通滤波器可抑制６０ｄＢ以上的带外杂波。ＰＬＰ－９０是一种高性能的低通滤波器，９０ＭＨｚ以下的信号均可通过。

４　应用中的几个问题

所有的电源稳压模块的输入输出都要通过三重滤波，以分别滤除高频、中频和低频三重杂波，保证电源不带任何干扰，同时在芯片电源输入时，要进行电源去耦。另外，模拟电源、数字电源、时钟电源都要采用０．０１μＦ的电容来对各自的地进行旁路去耦。去耦电容应尽量靠近芯片电源的输入端，最好采用表面贴装元件以减小引线带来的干扰，且电容和芯片应在同一层面上，以减少寄生电感和电容。

数字地、模拟地、时钟地应分别连接，以减少相互间的干扰。数字地、模拟地、时钟地在电源输入端可采用磁珠进行单点连接，以避免各地间的相互干扰。此外，模拟电源、数字电源在电源接入端也必须用磁珠进行隔离，以避免电源间的干扰。

根据分布参数的网络理论，高速电路与其连线间的相互作用是决定性因素，在系统设计时不能忽略。随着门传输速度的提高，在信号线上的反射有可能相应增加，相邻信号线之间的串扰也将成比例地增加。为了解决反射和串扰问题，在ＥＣＬ电路的 系统设计中，一般采用传输线阻抗匹配（端接）法和屏蔽隔离等来使传输信号的完整性得到保证。常用的端接方法有并联(５０Ω接到－２Ｖ)、串联（５０Ω接到ＶＥＥ）、组合（８２Ω接到ＶＣＣ,１３０Ω接到ＶＥＥ）三种。在设计时应特别注意：不要使Ｄ／Ａ转换板上的信号速率太高，同时信号种类也比较多，因此，笔者设计时采用了四层板来对重要信号线进行屏蔽，从而减少了信号间的串扰。其中上下两层走微带线并严格控制阻抗匹配。高速数字信号端在连接时不能单纯采用主动并行端接技术，否则不能保证高速信号的完整性，因而要对主动并行端接技术进行改进，并应对偏移电压进行电源滤波。此板中的偏移电压为－２Ｖ，设计时应在－２Ｖ电源的端接处加一个０．０１μＦ的滤波电容,以保证高速信号不受板中时钟的干扰，从而保证输出模拟信号的准确度。

点击此处查看原文 >>

系统分类: 模拟技术   |    用户分类: 无分类    |    来源: 转贴

24位A/D转换器LTC2400及其应用

摘要：LTC2400是凌特公司（Linear）生产的一种微功能、高精度24位A/D转换器，该芯片内部集成有振荡器，工作电压为2.7～5.5V，积分线性误差（INL）为4ppm，RMS噪声为0.3ppm，供电电流仅为200μA（待机时为20μA），采用Δ-∑技术独特的体系结构，建立时间为单周期。文中介绍了LTC2400的主要功能和串行接口方法，给出了LTC2400与单片机的接口电路。 

    关键词：LTC2400 A/D转换器 数据采集 单片机

１　ＬＴＣ２４００的引脚功能和内部结构

ＬＴＣ２４００采用与ＳＰＩ接口兼容的３线数字接口，可应用于高分辨率和低频应用场合，如称重、温度测量、气体分析、应变仪，数据采集，工业控制等方面。它采用８脚ＳＯ－８封装，其引脚排列如图１所示。其引脚功能如下：

１脚ＶＣＣ：电源；

２脚ＶＲＥＦ：参考电压输入端；

３脚ＶＩＮ：模拟信号输入脚；

４脚ＧＮＤ：接地脚；

５脚ＣＳ：片选端，低电平有效；

６脚ＳＤＯ：数据输出端，同时也是转换数据有效的指示端；

７脚ＳＣＫ：时钟脚，双向；

８脚ＦＯ：数字输入脚，用于选择需要抑制的频率和ＡＤ转换时间。

ＬＴＣ２４００的供电电压ＶＣＣ的范围为２．７～５．５Ｖ；所需外接基准电压源的电压范围为０．１Ｖ～ＶＣＣ；模拟信号输入ＶＩＮ的输入电压范围为－０．１２５ＶＲＥＦ～１．１２５ＶＲＥＦ。

ＬＴＣ２４００内部已集成了高精度的振荡器，因此采用片内振荡器时不需要外接任何元件。ＬＴＣ２４００的数字滤波器能够抑制５０Ｈｚ或６０Ｈｚ及其谐波。当芯片的Ｆ０脚接ＶＣＣ时，使用内部振荡器可对输入信号中的５０Ｈｚ干扰进行大于１１０ｄＢ的抑制，其ＡＤ转换时间为１６０ｍｓ；Ｆ０脚接ＧＮＤ时，使用内部振荡器可对输入信号中的６０Ｈｚ干扰进行大于１１０ｄＢ的抑制，ＡＤ转换时间为１３３ｍｓ；当Ｆ０脚接外部振荡器ｆＥＯＳＣ时，其抑制的频率为ｆＥＯＳＣ／２５６０，ＡＤ转换时间为２０４８／ｆＥＯＳＣ。图２所示为ＬＴＣ２４００的内部结构。

２　ＬＴＣ２４００的工作过程及串行输出

２．１ ＬＴＣ２４００的工作过程

ＬＴＣ２４００是一种低功耗、采用Δ－Σ技术且具有３线串行接口的ＡＤ转换器，而且在ＡＤ转换完成后将直接进入睡眠状态。ＬＴＣ２４００的三线接口线分别是数据输出（ＳＤＯ）、时钟（ＳＣＫ）和片选（ＣＳ）。其工作流程如图３所示。

ＬＴＣ２４００完成转换就进入睡眠状态。睡眠状态的供电电流仅为２０μＡ。若ＣＳ一直为高电平，芯片将保持睡眠状态。进入睡眠状态时，数据最后的转换结果将保存在芯片内部的静态移位寄存器中。

当ＣＳ变为低电平时，ＬＴＣ２４００开始输出转换结果，此时数据转换没有等待时间，输出数据即为刚进行的转换结果。该转换结果是在串行时钟ＳＣＫ的控制下由ＳＤＯ输出的，并在ＳＣＫ的下降沿更新，而在ＳＣＫ的上升沿可靠读取。当３２位数据从ＬＴＣ２４００读出或当ＣＳ被拉高时，数据输出结束。此后ＬＴＣ２４００将自动开始新的数据转换和重复周期。

２．２ ＬＴＣ２４００的串行输出接口

通过对ＣＳ和ＳＣＫ的控制，ＬＴＣ２４００可以提供几种灵活的接口模式（内部或外部的ＳＣＫ模式）。不同转换模式的选择无需对ＬＴＣ２４００的寄存器进行设置，并且不影响数据转换周期。使用时钟信号ＳＣＫ（ＰＩＮ７）控制转换数据的输出时，转换结果将在时钟ＣＬＫ的下降沿由ＳＤＯ脚输出。在内部时钟模式，ＳＣＫ信号由ＬＴＣ２４００产生输出在外部ＳＣＫ模式，ＳＣＫ为ＬＴＣ２４００外部输入的时钟信号。下面详细介绍外部串行时钟的三线接口方法。

当ＬＴＣ２４００上电时，如果ＳＣＫ为低电平，转换进入外部串行模式；在ＣＳ信号的下降沿，ＳＣＫ信号必须为低电平。

当ＣＳ为高电平时，ＳＤＯ为高阻态，此时，ＳＤＯ连接的接口线可以作为其它应用。如果ＬＴＣ２４００在转换和睡眠时ＣＳ为低电平，那么，ＳＤＯ的输出状态将用于指示ＥＯＣ。在ＡＤ转换阶段，ＳＤＯ的输出状态ＥＯＣ将变为高电平，而一旦转换完成，ＥＯＣ又变为低电平。在ＬＴＣ２４００处于睡眠状态时，如果ＣＳ为低电平，系统会在ＳＣＫ的上升沿将其唤醒。图４所示是ＬＴＣ２４００的外部串行时钟接口时序图。

ＣＳ信号除用来检测ＬＴＣ２４００的状态和输出ＡＤ转换数据外，还可用来控制全部串行数据输出之前进行的新一次ＡＤ转换。在ＬＴＣ２４００处于数据输出状态时，ＣＳ由低变高以停止串行输出，同时开始新的ＡＤ转换。

由于在ＣＳ为高电平时，数据输出端ＳＤＯ为高阻态，因此，在ＬＴＣ２４００的转换过程中，可通过将ＣＳ变为低电平来检测转换状态。当ＣＳ为低电平时，ＳＤＯ脚输出的ＥＯＣ信号为１，表示转换正在进行；ＥＯＣ为０表示转换完成，系统处于睡眠状态。当ＬＴＣ２４００处于睡眠状态时，其转换结果将保存在内部移位寄存器中。ＣＳ为低可在ＳＣＫ的上升沿唤醒ＬＴＣ２４００，此时转换数据将在ＳＣＫ的下降沿串行输出。ＥＯＣ通常在ＳＣＫ的第一个上升沿被锁存，直到第３２个上升沿锁存结束，同时，系统将在第３２个下降沿开始的新一轮转换。

图4 外部串行时钟接口时序图

    一般情况下，在数据输出过程中，如果ＣＳ为低电平，那么，系统将在ＳＣＫ的第一个上升沿和第３２个下降沿中间将ＣＳ变高以停止数据输出。

３　和ＡＴ８９Ｃ２０５１单片机的接口应用

利用ＬＴＣ２４００实现高精度信号采集功能的系统原理图如图５所示。在该数据采集系统中，ＬＴ２４００芯片的外围电路十分简单。ＡＴ８９Ｃ２０５１单片机作为控制器，其中Ｐ１．４、Ｐ１．５和Ｐ１．６与ＬＴＣ２４００的ＳＣＫ、ＳＤＯ和ＣＳ相连，数据转换结果也通过该串行口输出；该系统采用电压为５Ｖ的基准源；信号由ＬＴＣ２４００的ＶＩＮ输入，输入的电压范围为－０．６２５～５．６２５Ｖ；转换速率为６．２５ＰＰＳ；数据通过ＡＴ８９Ｃ２０５１的ＲＸＤ和ＴＸＤ并经ＭＡＸ２０２进行电平转换后由串行口输出给上位机。

图5 LTC2400数据采集原理图

    通过实际应用证明，ＬＴＣ２４００芯片具有很高的性能，可以较好地实现预期的设计功能，目前笔者已将其应用在地震前兆形变观测仪器中，且效果良好。

点击此处查看原文 >>

系统分类: 模拟技术   |    用户分类: 无分类    |    来源: 转贴

MAX4145在伪随机码产生电路中的应用

摘要：主要介绍了MAXIM公司的差分放大器MAX4145的技术参数、性能特点和典型应用，给出了MAX4145在扩频码序列产生电路中的电路原理和连接方法。

    关键词：伪随机码；差分放大器；CMRR；SFDR；MAX4145

１　引言

随着超大规模集成电路技术、微处理器技术的飞速发展和一些新型元器件的应用，扩频技术已经广泛地应用到通信的各个方面。图１所示是一种扩频通信系统的原理框图。

一般情况下，扩频通信系统中的发射机和接收机都必须预先知道一个预置的扩频码，这种扩频码实际上是一个足够长且尽量接近于噪声的伪随机数字序列。系统通过伪随机码的捕获与相关可以获得二分之一码元宽度的同步精度。这样，伪随机码的质量以及跟踪和同步的精度对通信质量有着直接的影响。因此，设计性能优异的高共模抑制比、低噪声前置放大器对于扩频通信系统有着重要意义。ＭＡＸＩＭ公司的差分放大器ＭＡＸ４１４５芯片以其出众的性能在通信系统设计中应用很广，其指标完全可以满足扩频通信系统中伪码产生电路的要求。ＭＡＸ４１４５系列芯片速率高、失真小、带宽宽而且共模抑制比高，是高速数据传输系统中差分电路的理想器件，因而可广泛应用于差分信号至单端信号的转换电路、双绞线与同轴线的转换设备、高速差分信号接收电路、高速放大设备、数据采集设备以及医疗器械等方面。

２ ＭＡＸ４１４５的工作原理和性能特点

２．１ ＭＡＸ４１４５的工作原理

ＭＡＸ４１４５采用差分模式工作。它具有信号摆幅小、偶次谐波分量少、对噪声的抗干扰能力强等特点，相对于单端输入方式，ＭＡＸ４１４５可提供更优的谐波失真（ＴＨＤ）和无杂散动态范围（ＳＦＤＲ），因而具有较高的共模抑制比（ＣＭＲＲ）。

ＭＡＸ４１４５内部采用三运放组合技术，可完成差分输入、增益放大和信号输出三种功能。其内部结构如图２所示。其中，运放Ａ１和Ａ２完成差分输入和增益放大功能，运放Ａ３主要进行信号的输出和阻抗匹配。

ＭＡＸ４１４５除了具有输入阻抗大的特点之外，其前级的共模增益失调及漂移产生的误差可相互抵消，并可抑制后级共模信号， 同时可将双端信号变为单端输出，以适应接地负载的需要。除了三个运放之外，ＭＡＸ４１４５还包括输出短路自保护电路和输入保护电路，从而增加了芯片的抗毁性。通过外接电阻ＲＧ可对增益在＋１Ｖ／Ｖ～＋１０Ｖ／Ｖ范围内进行设置。将ＲＧ接在管脚ＲＧ－和ＲＧ＋之间时（见图２），其增益的计算方法为：

Ｇ＝ＡＶ＝１＋（１．４ｋΩ／ＲＧ）

共模抑制比是衡量差动放大器对共模信号抑制能力的一个参数，该参数值越大，表明抑制能力越强。

２．２ ＭＡＸ４１４５的性能指标

ＭＡＸ４１４５的主要性能参数如下：

●增益可调范围为＋１Ｖ／Ｖ～＋１０Ｖ／Ｖ；

●－３ｄＢ带宽为１８０ＭＨｚ（ＶＯＵＴ≤０．１ＶＲＭＳ，ＡＶ＝１Ｖ／Ｖ）；

●压摆率ＳＲ＝６００Ｖ／μｓ（－２Ｖ≤ＶＯＵＴ≤＋２Ｖ）；

●共模抑制比ＣＭＲＲ＝７５ｄＢ（ｆ＝１０ＭＨｚ）；

●无杂散动态范围ＳＦＤＲ＝－９２ｄＢｃ（ｆ＝１０ｋＨｚ）；

●噪声为３．８ｎＶ／√Ｈｚ（Ｇ＝＋１０Ｖ／Ｖ）；

●建立时间ｔｓ＝２０ｎｓ（－２Ｖ≤ＶＯＵＴ≤＋２Ｖ，ｔｏ ０．１％）；

●掉电模式电流为８００μＡ。

３　ＭＡＸ４１４５应用注意要点

可以通过将ＳＨＤＮ置高来使ＭＡＸ４１４５工作在掉电模式，此时输出为高阻态。

差分模式通常要求ＩＮ－和ＩＮ＋对称驱动，也就是说，两个输入信号在连接到ＩＮ－、ＩＮ＋的驱动电路以后，其相位必须保持一致，并尽可能降低其共模增益误差。

在普通应用中，ＲＥＦ接地时，ＳＥＮＣＥ可同ＯＵＴ相连。而在一些信号传输距离较长的应用中，可将ＳＥＮＣＥ和ＯＵＴ同时连接到负载，这样可以补偿距离损耗，降低电压误差。为了降低输出增益误差，增大频率响应，设计时应尽量降低ＳＥＮＣＥ端的电容和阻抗，同时输出端ＲＥＦ和ＳＥＮＣＥ的匹配问题也很关键，因为ＲＥＦ和ＳＥＮＣＥ端的失配会导致共模增益损失。

在一般使用条件下，当端接阻抗为非容性负载时，ＭＡＸ４１４５具有最佳的ＡＣ性能。而一般在负载电容不超过２５ｐＦ时，输出电压不会发生振荡，但对频率响应则会产生一定的影响，因此，如果负载电容过大，输出就会产生振铃。为了驱动容性较大的负载，降低信号振铃，可以在放大器输出和负载之间加上隔离电阻，隔离电阻阻值可由信号频率和负载容性来确定，此时的带宽将由隔离电阻和负载电容组成的ＲＣ环路来决定。因此，增大负载容性会降低整个电路的信号带宽，而隔离电阻则会降低分配到负载的电压。

４ 在伪随机码产生电路中的应用

４．１ 伪随机码产生电路

伪随机码序列一般可以利用移位寄存器网络产生，该网络由Ｒ级串联双态器件移位脉冲产生器和模二加法器组成。图３所示是一个简单的四级移位寄存器网络示意图，该网络可以产生码长为１５的伪随机码。

利用ＦＰＧＡ可实现移位寄存器网络以产生伪随机码信号，并实现逻辑控制和时钟分配等功能。对于ＦＰＧＡ输出的ＴＴＬ信号，其处理方法有两种：一种是直接送至运放进行信号调理输出；另外一种是将ＴＴＬ经过Ｄ／Ａ转换及信号调理后再输出。经过分析与实际测试，笔者发现由于ＦＰＧＡ输出的信号相位抖动较为严重，甚至会造成信号边沿不稳，而且存在着严重的寄生信号，因而输出的伪码质量较差；而如果经过Ｄ／Ａ转换后再进行调理输出，这种影响会得到削弱，信号质量会得到提高，因此第二种方法更为可取，在实际应用中，笔者就选择该方法进行电路设计，并选择差分电流输出型Ｄ／Ａ经过ＭＡＸ４１４５放大后直接输出。

基于ＭＡＸ４１４５的伪随机码产生电路原理框图如图４所示。 该伪随机码产生电路在工作时，系统可以通过并口将伪码数据分配给ＦＰＧＡ，也可由ＦＰ-ＧＡ自主产生伪码信号，同时由ＦＰＧＡ完成信号处理、时钟分配、码同步产生以及波形存储等功能。 ＭＡＸ４１４５的作用主要是完成差分到单端输出的转换和放大。

    ４．２ ＭＡＸ４１４５应用电路设计

根据系统对伪随机码的需求，ＭＡＸ４１４５的应用电路设计如图５所示。图中，输入信号ＩＮ＋和ＩＮ－由上级Ｄ／Ａ转换后，再经匹配电路送至ＭＡＸ４１４５。在输出电路中，ＲＥＦ接地，ＳＥＮＣＥ和ＯＵＴ相连，该电路的增益约等于４。

４．３ 结果测量和分析

对于伪随机码，通常主要关注的是其超调量和边沿上升时间。笔者对该系统中ＭＡＸ４１４５的输入差分信号和输出单端信号分别进行了测量，其测量结果列于表１。

表1 伪随机码系统中MAX4145信号的测量

由表１中的数据可以看出，采用ＭＡＸ４１４５可以大大降低输入信号的超调量，而且信号边沿上升时间也有所改善，能够产生相关特性较为理想的伪随机码。在实际的扩频通信系统中，这些改善和提高将更有利于信号的恢复和解调，从而起到提高系统性能的作用。

点击此处查看原文 >>

系统分类: 模拟技术   |    用户分类: 无分类    |    来源: 转贴

数字控制可变增益放大器AD8370及其应用

摘要：AD8370是美国AD公司推出的一种低成本、数字控制的可变增益放大器，它具有高IP3和低噪声系数以及优良的失真性能和较宽的带宽，可以广泛应用于差分ADC驱动器、IF采样接收器、射频／中频放大中间级、SAW滤波器接口、单端差动转换器中。文章介绍了AD8370的基本原理及应用设计方法。

    关键词：AD8370；数字控制；可变增益；放大器

１　概述

ＡＤ８３７０是美国ＡＤ(ＡＮＡＬＯＧ ＤＥＶＩＣＥＳ ＩＮＣ)公司推出的一种低成本、数字控制的可变增益放大器，它具有高ＩＰ３和低噪声系数。由于其具有优良的失真性能和较宽的带宽，所以特别适合作为现代接收器设计中的增益控制器件应用。图１是ＡＤ８３７０的原理框图。

在宽输入动态范围应用中，ＡＤ８３７０可提供两种输入范围，分别对应于高增益模式和低增益模式。它内部的一个７位衰减器在提供２８ｄＢ的衰减范围时，分辨率高于２ｄＢ，而在２２ｄＢ的衰减范围时，分辨率高于１ｄＢ。ＡＤ８３７０的输入增益选择范围为１７ｄＢ，可输出低失真的高电平。

ＡＤ８３７０可通过在ＰＷＵＰ引脚上输入合适的逻辑电平来上电或者断电。当关闭电源时，ＡＤ８３７０的消耗电流小于５ｍＡ，并可提供优良的输入输出隔离。ＡＤ８３７０采用ＡＤＩ 高速ＸＦＣＢ方法，因而可在宽带情况下提供高频率和低失真特性，其典型静态电流为７８ｍＡ。

ＡＤ８３７０可变增益放大采用的是密集的１６脚ＴＳＳＯＰ封装，工作温度范围为－４０℃～＋８５℃。其主要特点如下：

●差动输入为２００Ω；

●差动输出为１００Ω；

●噪声系数为７ｄＢ（最大增益时）；

●频带宽度可从低频到７００ＭＨｚ（－３ｄＢ）；

    ●具有４０ｄＢ的精确增益范围；

●带有串行７位接口；

●可通过管脚编程低、高增益，其中低增益范围为－１１～１７ｄＢ，高增益范围为＋６～３４ｄＢ；

●输入动态范围很宽；

●单电源可低至３Ｖ。

ＡＤ８３７０可应用于差动ＡＤＣ驱动器、ＩＦ采样接收器、射频／中频放大中间级、ＳＡＷ滤波器接口以及单端差动转换等领域。

２　应用设计

２．１ 电路的基本连接方法

图２是ＡＤ８３７０的基本接线图。其中，供电电压范围为２．７Ｖ～５．５Ｖ，但应注意，为管脚ＶＣＣＯ和ＶＣ-ＣＩ供电时应使用一个０．１μＦ低感应系数的表面贴陶瓷电容构成的电源退耦电路，而且退耦电容应该尽可能地靠近ＡＤ８３７０。实际上，更有效的退耦方法是给供电电源并联一个１００ｐＦ电容和一个磁珠。

ＡＤ８３７０主要是针对差动信号电路应用而设计的。由于差动信号设计能改善正常状态的谐波抑制，同时可以提高共模抑制能力，因此，必须使该器件的驱动和负载处于平衡状态，这就要求每个输入或者输出管脚的共模电阻值要平衡。如果使用非平衡电源供电，就会降低该器件的共模抑制比；而如果使用非平衡负载，则会增加谐波失真。总之，即使ＡＤ８３７０在不平衡状态下工作，仍具有比较良好的工作性能，但最优化设计还是尽可能将其处于平衡工作状态。

    ＡＤ８３７０是一个性能优良的可变增益放大器，其增益控制传输功能对电压增益呈线性关系。在低增益端，增益斜率较陡，提供的增益控制功能也较粗；而在高增益端，由于ｄＢ采用阶梯式减小方式，因此可提供精确的增益调节能力。线性电压增益可以由下式给出：

Ａｖ＝增益码×系数×１＋（前级放大器增益－１）×最高有效位

其中，Ａｖ是线性增益，增益码指的是数字增益控制字减去最高有效位后的值，系数值为０．０５５７４４ Ｖ／Ｖ，前级放大器增益为７．０７９４５８ Ｖ／Ｖ，最高有效位指的是八位控制字的最高位。

２．２ 数字接口

ＡＤ８３７０的数字控制端口采用标准的ＴＴＬ接口，当ＬＴＣＨ管脚保持低电平时，八位控制字以串行的方式写入，ＤＡＴＡ管脚的数据在ＣＬＣＫ信号的每个上升沿读取，图３所示为数字控制接口时序，各个时间参数的典型最小值如表１所列。

表1 串行编程时间参数

２．３ 单端差动转换

ＡＤ８３７０主要用于差动信号接口，但实际上，也可以用来作为单端差动转换，方法简单易行。只要把没用到的输入管脚通过一个电容对地短接即可。图４所示是一种单端差动转换电路的连接图。当使用单电源供电时，即使差动平衡条件不成立，其失真性能和增益精度还是能满足绝大多数应用的要求。

图5

３ ＡＤ８３７０的评估板

利用ＡＤ８３７０的评估板可通过标准的５０Ω测试装置来对其作快速测试，其电路原理如图５所示。图中，变压器Ｔ１和Ｔ２用于将５０Ω源阻抗和负载阻抗转换成所要求的输入和输出电平。与该评估板相配套使用的是评估板软件，该软件的主要功能是从计算机给出串行增益控制信号。该评估板通过一条电缆与计算机的并口相连，使用时只要在控制软件中适当地调节滚动条就可以自动地实现ＡＤ８３７０的更新设置。

４　小结

ＡＤ８３７０是美国ＡＤ公司推出的一种低成本、数字控制可变增益放大器，本文主要介绍了它的基本原理、电路连接、数字接口、单端差动转换及其评估板的使用方法。由于ＡＤ８３７０具有良好的工作性能，因而在通信、视频传输等领域将得到广泛应用。

点击此处查看原文 >>

系统分类: 模拟技术   |    用户分类: 无分类    |    来源: 转贴

ADC信噪比的分析及高速高分辨率ADC电路的实现

摘要：首先从理论上分析了影响ADC信噪比的因素，然后以此为依据，从电路设计和器件选择两方出发，采用模/数转换器AD6644AST-65进行高速高分辨率ADC电路设计，并给出电路实测结果。

    关键词：ADC 有效位数 信噪比 高速高分辨率

在雷达、导航等军事领域中，由于信号带宽宽(有时可能高于10MHz)，要求ADC的采样率高于30MSPS，分辨率大于10位。目前高速高分辨率ADC器件在采样率高于10MSPS时，量化位数可达14位，但实际分辨率受器件自身误差和电路噪声的影响很大。在数字通信、数字仪表、软件无线电等领域中应用的高速ADC电路，在输入信号低于1MHz时，实际分辨率可达10位，但随输入信号频率的增加下降很快，不能满足军事领域的使用要求。

针对这一问题，本文主要研究在不采用过采样、数字滤波和增益自动控制等技术条件下，如何提高高速高分辨率ADC电路的实际分辨率，使其最大限度地接近ADC器件自身的实际分辨率，即最大限度地提高ADC电路的信噪比。为此，本文首先从理论上分析了影响ADC信噪比的因素；然后从电路设计和器件选择两方面出发，设计了高速高分辨率ADC电路。经实测表明，当输入信号频率为0．96MHz时，该电路的实际分辨率为11．36位；当输入信号频率为14．71MHz日寸，该电路的实际分辨率为10．88位。

1 影响ADC信噪比因素的理论分析

ADC的实际分辨率是用有效位数ENOB标称的。不考虑过采样，当满量程单频理想正弦波输入时，实际分辨率可用下式表示：

ENOB=[SINA0(dB)-1．76]／6．02   (1)

式中，SINAD表示ADC的信噪失真比，指ADC满量程单频理想正弦波输入信号的有效值与ADC输出信号的奈奎斯特带宽内的全部其它频率分量(包括谐波分量，但不包括直流允量)的总有效值之比。

ADC的信噪比SNR，指ADC满量程单频理想正弦波输入信号的有效值与ADC输出信号的奈奎斯特带宽内的全部其它频率分量(不包括直流分量和谐波分量)总有效值之比。

由此可知，当ADC的总谐波失真THD一定时，有效位数ENOB取决于SNR；ADC的SNR越高，其有效位数ENOB就越高。下面就来分析影响ADC信噪比SNR的因素。

理想ADC的噪声由其固有的量化误差(也称为量化噪声，如图1所示)产生。但实际使用的ADC是非理想器件，它的实际转换曲线与理想转换曲线之间存在偏差，表现为多种误差，如零点误差、满度误差、增益误差、积分非线性误差INL、微分非线性误差DNL等。其中，零点误差、满度误差、增益误差是恒定误差，只影响ADC的绝对精度，不影响ADC的SNR。INL指的是在校准上述恒定误差的基础上，ADC实际转换曲线与理想转换曲线的最大偏差。而DNL指的是ADC实际量化间隔与理想量化间隔的最大偏差，改变ADC的量化误差，能更直接地计算出ADC实际转换曲线与理想转换曲线的偏差对ADC的SNR的影响。

非理想ADC，除了上述误差外，还有各种噪声，如热噪声、孔径抖动。前者是由半导体器件内部分子热运动产生的，后者是由ADC孔径延时的不确定性造成的。而ADC的外围电路同样会带来噪声，如ADC输入级电路的热噪声、电源／地线上的杂波、空间电磁波干扰、外接时钟的不稳定性(导致ADC各采样时钟沿出现时刻不确定，带来孔径抖动)等，可以把它们都等效为ADC的上述两种内部噪声。

上述误差和噪声的存在，导致ADC的SNR下降。下面先给出理想ADC的SNR计算公式，然后具体分析微分非线性误差DNL、孔径抖动△tj和热噪声对ADC的SNR的影响。

1．1 理想ADC的SNR

理想ADC的量化误差g(υ)与满量程内输入信号的电压V的关系如图1所示。量化误差为在[-q/2，q/2]内均匀分布且峰-峰值等于q(q=1LSB，LSB表示理想ADC的最小量化间隔)的锯齿波信号。

设N位ADC满量程电压为±1V，输入信号为s(t)=sinωt，则输入信号电压有效值Vs=1/√2=2N/2√2×q，量化噪声电压有效值于是得ADC输出信噪比为：

SNR=6．02N+1．76(dB)    （2）

1．2 微分非线性误差DNL

非理想ADC的量化间隔是非等宽的，这将导致ADC器件不能完全正确地把模拟信号转化成相应的二进制码，从而造成SNR的下降；且ADC每个量化的二进制码所对应的量化间隔都不同，为便于分析，用ε(LSB)= εq表示实际量化间隔与理想量化间隔误差的有效值，并近似认为由于DNL的影响，在无失码条件(DNL<1LSB)下，量化误差均匀分布在[-上q+εq/2，q+εq/2]和[-q－εq/2，q－εq/2]内。如图1 中实线所示（虚线伪理想ADC量化误差）。这样，在考虑了DNL之后的ADC量化噪声电压Vq_DNL为：

1．3 孔径抖动△tj

孔径时间又称孔径延迟时间，是指对ADC发出采样命令(采样时钟边沿)时刻与实际开始采样时刻之间的时间间隔。相邻两次采样的孔径时间的偏差称为孔径抖动，记作△tj。孔径抖动造成了信号的非均匀采样，引起了误差，设ADC满量程电压为±1V输入信号为s(t)=sinωt，孔径抖动有效值为σ△tj，则由孔径抖动带来的误差电压为：

1．4热噪声

这里将ADC电路中微分非线性误差DNL、孔径抖动△tj外的其它噪声都等效为ADC输入端的热噪声电压Vtn，设其有效值为σtn。

1．5非理想ADC的SNR

一般情况下，量化噪声、微分非线性误差DNL、孔径抖动△tj和热噪声彼此相互独立，综合芍虑这四个因素的影响，可得到ADC的SNR计算公式如下：

式中，N--ADC的量化位数

ε--ADC的实际量化间隔与理想量化间隔误差的有效值，单位LSB

fin--ADC输入信号频率，单位Hz

σ△tj--ADC的孑L径抖动有效值，单位s

σtn--等效到ADC输入端的热噪声的有效值单位LSB

对于高分辨率ADC器件，其固有量化误差、微分非线性误差DNL和器件热噪声均较小。当fin较高时，ADC电路的SNR主要取决于孔径抖动，此时有

2 基于AD6644AST一65的高速高分辨率ADC电路设计实例

电路设计目标：有效位数ENOB≥10．50bit、采样率为40MSPS、输入信号频率小于15MHz，输入信号幅度为-ldBFs。该指标能满足数字仪表、高速数据采集卡、软件无线电和雷达、导航等领域中数字波束形成的要求。

2．1电路设计与器件选择

本电路主要由模／数转换器ADC、输入电路、输出屯路、时钟电路和电源电路组成，如图2所示。

2．1．1时钟电路

时钟电路的设计主要包括AD6644AST-65采样时钟相位噪声指标的确定以及PECL差分时钟的实现。

2．1．2 ADC输入电路

ADC输入电路多采用运放直流耦合或变压器交流耦合方式，为输入信号提供增益、偏置和缓冲。

由于运放为有源器件，除具有一定的谐波失真外，还存在主要集中在低频段的1／f噪声和较宽频带内的白噪声。这些噪声和谐波失真都降低了运放的信噪比SNR和有效位数ENOB。当运放的SNR不明显优于甚至低于ADC的SNR时，它带来的噪声是不容忽视的，对于高分辨率ADC电路，甚至是不能接受的。而作为无源器件的变压器，一般认为它的噪声和谐波失真是微乎其微、可以忽略的。因此，本电路的输入电路采用变压器交流耦合方式，选用Mini-Circuits公司的变压器T4-6T。

    为进行比较，同时也提供运放直流耦合方式，采用ADI公司的低噪运放AD8138。根据AD8138的关参数，计算得到的AD8138输出的总谐波失真和热噪声之和大于1LSB。该指标可能导致无法满足电路热噪声不大于1．50LSB的设计要求，并带来更大的谐波失真。因此可预知，采用AD8138时，ADC电路的有效位数ENOB会比采用变压器时的有效位数ENOB有所下降，甚至达不到设计要求。

2．1．3 ADC输出电路

ADC的模拟输入和数据输出之间存在少量的寄生电容，ADC数据输出线上的噪声会通过这些寄生电容耦合到模拟输入端，导致ADC的SNR和有效位数ENOB下降。为解决这一问题，可在ADC数据输出端接一锁存器。

为减小ADC电源的波动，应尽量降低ADC输出端的负载电容和输出电流。在ADC数据输出端接一锁存器可避免将其直接连在数据总线上，有效限制了其输出端的负载电容；在ADC每一个数据输出端都串联一个电阻，可限制其输出电流。

本电路采用74LC574作为AD6644AST-65的输出数据锁存器，同时每一个数据输出端都串联一个100Ω的电阻。

2．1．4 电源、地和去耦电路

AD6644AST-65的电源抑制比PSRR≈±lmV／V，当外接电源的纹波为峰-峰值100mV时，等效于在AD6644AST-65输入端产生100μV(0．77LSB)大小的噪声，这相对于设计指标而言是不能接受的。为减小外接电源对电路的影响，本电路采用Linear公司的低压差LDO线性稳压器LTl086-5和LTlll7-3．3(两个芯片的PSRR均大于60dB) 对外接稳压电源进行稳压，为AD6644AST-65等模拟电路提供5V电源和3．3V电源。

时钟、ADC的输出信号以及后级数字电路的数字信号的跳变都会引起电源电流的急剧变化，由于印刷电路板的电源线和地线上存在分布电阻、电容和电感，当有变化的电流经过时，其上的压降也随之变化；频率较高时，就表现为电地间的高频杂波。为降低这类杂波干扰，本电路采取以下措施：

· 时钟电路的5V电源，由VCC_5VA串联一磁珠FB得到；

· AD6644AST-65后级数字电路的3．3V电源，由VCC_3．3VA串联一磁珠FB得到；

· 模拟地和数字地分开布线，并在一点用磁珠FB相连；

· ADC的所有电源管脚都就近对地接去耦电容。

图3

    磁珠对MHz级以上的信号有较好的吸收作用，能有效降低时钟电源、数字电源对AD6644AST-65模拟电源的影响，以及数字地对模拟地的影响。

去耦对于高速高分辨率ADC电路尤为重要。为此，本电路采用0．01μF的NPO材料(属低损耗、超稳定的电容材料，电气特性基本上不随温度、电压、时间的变化而变化，自谐振频率较高，适用于高频场合)自0 1206封装的贴片电容和0．1μF的X7R材料(属稳定性电容材料，电气特性随温度、电压、时间变化不明显，适用于中、低频场合)的0805封装的贴片电容并联，有效地滤除电地间较宽频带的杂波。

2．1．5电路板的布局布线

ADC界于模拟电路和数字电路之间，且通常被划归为模拟电路。为减小数字电路的干扰，应将模拟电路和数字电路分开布局；为减小信号线上的分布电阻、电容和电感，应尽量缩短导线长度和增大导线之间的距离；为减小电源线和地线的阻抗，应尽量增大电源线和地线的宽度，或采用电源平面、地平面。本电路在设计印刷电路板时，都遵循了以上原则。

2．2电路测试结果

采用信号发生器HP8640B产生0~15MHz的单频正弦信号，经相应带通滤波器滤波(各次谐波均小于-90dBc)后作为本电路的输入信号，滤波后信号在AD6644AST-65输入端幅度为-ldBFs。

AD6644AST-65输出数字信号经74LC574锁存后，存储于逻辑分析仪HPl6702A中。HPl6702A状态分析时钟取自AD6644AST-65的DRY管脚，该信号频率和AD6644AST-65采样时钟频率一致，为40MHz。

通过对逻辑分析仪HPl6702A每次存储的数字信号进行16384点FFT分析，可得到奈奎斯特带宽内总功率PΣ、输入信号功率只以及总谐波失真与噪声功率之和Pn+THD=PΣ-Ps。经计算得到电路的有效位数ENOB=[SINAD(dB)-1．76]／6．02=[Ps (dB)-Pn+THD (dB)-1．76]／6．02。

图3(a)、(b)、(c)为在三种不同测试条件下，AD6644AST-65输出数字信号的FFT分析频谱图和有效位数ENOB。

图3(c)表明，当fin=0．96MHz、AD6644AST-65输入端采用运放AD8138直流耦合时，电路热噪声和谐波失真明显增加，电路的有效位数ENOB约为10．74bit，比图3(a)的ENOB小0．6bit左右。由此可见，有源器件对高速高分辨率ADC电路性能的影响是很大的。

理论分析和实际电路的测试结果都说明，高速高分辨率ADC电路设计应选用低噪器件；当输入信号频率较高时，应选用低相位抖动的时钟源；在进行电路扳布局布线时，应注意电源噪声的抑制和减小数字电路对模拟电路的影响。

点击此处查看原文 >>

系统分类: 模拟技术   |    用户分类: 无分类    |    来源: 转贴

基于AD9858的线性调频源设计

摘要：简要介绍了线性调频信号产生技术的现状，给出了高性能DDS芯片AD9858的主要特点和配置方法，同时以图形方式给出了基于AD9858芯片的倍频器的硬件结构及互连方法，详细描述了输出线性调频信号的控制流程。

    关键词：线性调频源；直接数字频率合成；AD9858

１　引言

随着雷达技术的发展，线性调频信号已经广泛应用于高分辨率雷达领域。过去获得线性调频信号主要借助模拟方法，其中包括ＶＣＯ方法和声表面波方法。这两种脉冲电压信号的产生方法因其一些固有的缺陷（如对环境温度比较敏感、信号波形比较单一、信号产生的重复性差、线性度及信号间的相关性不理想等）而制约了雷达整机性能的提高。目前，ＶＣＯ方法和声表面波方法已渐渐被数字方法所取代。直接数字频率合成方法具有传统方法所不具备的许多突出优点，如频率分辨率和切换速度高，频率切换时相位可保持连续，超宽的频率范围，能实现各种调制波和任意波形的产生以及易于实现全数字化设计等。然而，其全数字化的工作原理也给它带来了两个缺点，一是输出杂散较大，二是输出带宽将受到限制。但是，这一缺陷随着新工艺和新算法的出现正在逐渐得到改善。

ＡＤ９８５８是ＡＤ公司于２００３年推出的一款高性能ＤＤＳ芯片，其工作频率高达１ＧＨｚ，杂散性能指标更高于以前的产品。ＡＤ９８５８凭借优良的性能可广泛应用于甚高频／超高频本振合成器、雷达、蜂窝基站跳频合成器等许多领域。

２　ＡＤ９８５８的主要特点

ＡＤ９８５８的工作频率最高可达１ＧＨｚ，由于该芯片在时钟输入端提供有二分频器，因而其外部时钟最高可达２ＧＨｚ。ＡＤ９８５８内部集成有１０位数模转换器，其频率分辨率（即频率累加器位数）为３２位，可输出高达４００ＭＨｚ的信号。而其内部集成的可编程快锁充电泵（ｃｈａｒｇｅ ｐｕｍｐ）和鉴频器（ｐｈａｓｅ ｆｒｅｑｕｅｎｃｙ ｄｅｔｅｃｔｏｒ）使其非常适合于高速ＤＤＳ和锁相环结合应用的场合；同时，它还提供有模拟混频器，可适用ＤＤＳ、ＰＬＬ和混频器相结合的应用场合。此外，ＡＤ９８５８的杂散抑制性能和谐波抑制性能也非常突出，当输出４０ＭＨｚ信号时，±１ＭＨｚ带宽内的数模转换ＳＦＤＲ为－８７ｄＢｃ，输出１８０ＭＨｚ信号时，±１ＭＨｚ带宽内的数模转换ＳＦＤＲ为－８４ｄＢｃ。

ＡＤ９８５８作为一个可编程ＤＤＳ器件，其配置相对比较简单，频率调节字和控制字可以以并行方式或串行方式写入。将数据写入控制与工作有关的寄存器中就可以配置ＡＤ９８５８了。当ＡＤ９８５８工作于点频模式时，有四个用户定义的频率可以通过一对外部引脚来选择，这四个频率允许用户写入四个不同的频率调节字和相位偏移字，从而获得不同的频率和相位偏移。ＡＤ９８５８还可以配置为扫频模式。为了节省功耗，可以通过编程使其进入全休眠状态。

图1

３　ＡＤ９８５８的配置

３．１ 扫频工作模式的配置

ＡＤ９８５８有两种工作模式，单一点频模式和扫频模式。单一点频模式的配置比较简单，只需将控制寄存器（ＣＦＲ）（注：与扫频模式的配置类似，不同点在于将扫频使能位置０）和频率调节字（ＦＴＷ）配置完毕，即可打开该功能。下面介绍扫频工作模式的配置方法。扫频模式需要配置的寄存器有控制寄存器（ＣＦＲ）、频率调节字（ＦＴＷ）、步进频率调节字（ＤＦＴＷ）、步进频率斜率控制字（ＤＦＲＲＷ）和相位偏移字（ＰＯＷ），其中，控制寄存器有４个字节，地址分别为０ｘ００、０ｘ０１、０ｘ０２和０ｘ０３。由于该设计未用到ＰＬＬ功能，故与ＰＬＬ有关的控制字均置为无效。０ｘ０１的Ｂｉｔ７为扫频使能位，将其置１可打开扫频功能。

对于线性调频工作状态的实现，还有几点需要说明。由于线性调频信号是有时宽限制的，因此，ＡＤ９８５８具有输出线性调频信号的功能，但是不具有定时的功能，所以需要外部定时器来实现对时宽的控制。ＡＤ９８５８的线性调频工作原理是：先指定频率起始点和步进频率，并使频率以系统时钟的１／８或其整数倍进行累加，但是在没有指定上限的情况下，会一直扫到１／２参考时钟频率处（即奈奎斯特频率），故需做好对上限频率的控制。利用定时器可以实现对上限频率的精确控制。

３．２ 频率调节字的计算

设输出频率为ｆ０，相位累加器的位数为Ｎ，参考时钟为ｆＳＹＳＣＬＫ，则频率调节字为２：

ｆｔｗ＝ｆ０×２Ｎ／ｆＳＹＳＣＬＫ

３．３ 步进频率调节字的计算

设ｆＦ为终止频率，ｆＳ为起始频率，ＤＦＲＲＷ为步进频率斜率调节字，Ｔ为线性调频信号时宽，则步进频率控制字为３

ＤＦＴＷ＝（｜ｆＦ－ｆｓ｜／ｆＳＹＳＣＬＫ２）ＤＲＲＲＷ／Ｔ×２３２

４　硬件结构

本设计利用ＡＤ９８５８上集成的锁相环来将６０ＭＨｚ的时钟信号倍频到９６０ＭＨｚ，以便使其作为ＤＤＳ的工作参考时钟，配置芯片选用Ｘｉｌｉｎｘ公司生产的ＣＰＬＤ芯片ＸＣ９５１４４ＸＬ来完成。其电路的硬件结构如图１所示。

使用ＸＣ９５１４４ＸＬ时，可按照ＡＤ９８５８数据手册上提供的时序来对图中所示的端口进行操作，以便完成对ＡＤ９８５８的配置。用６０ＭＨｚ时钟输入到ＰＦＤ端口可作为鉴频器的输入，ＶＣＯ的输出经功分器后，一路经１６分频后从ＤＩＶ端口输入作为鉴频器的输入，另一路直接从端口ＲＥＦＣＬＫ输入以作为ＤＤＳ的参考时钟。端口ＣＰ的输出经环路滤波后可作为ＶＣＯ的调谐电压。而线性调频信号则从端口ＩＯＵＴ输出，并经带通滤波器和放大器后，作为最终所需要的输出。

５　控制流程

该设计的配置芯片选用的是Ｘｉｌｉｎｘ公司的ＸＣ９５１４４ＸＬ，控制程序采用ＶＨＤＬ语言编写。设计输出的线性调频信号的起始频率为４８ＭＨｚ，终止频率为７２ＭＨｚ，时宽为２０μｓ，其控制流程如图２所示。在系统接到上电复位信号后，可依次向ＣＦＲ、ＦＴＷ、ＤＦＴＷ、ＤＦＲＲＷ写控制字，然后等待脉冲展宽信号的到来。脉冲展宽信号为外部激励信号，上升沿有效。当检测到一个上升沿之后，系统将发出一个ｕｐｄａｔｅ信号（ｕｐｄａｔｅ信号的作用是将写入寄存器的数据导入ＤＤＳ内核，同时使ＤＤＳ按照新的配置开始工作），同时计数器开始计数并输出宽度为２０μｓ的线性调频信号，同时对地址为０ｘ０２的寄存器进行操作，以将Ｂｉｔ３置为高电平，并使相位累加器的清零位有效。计数器计满后会发出一个ｕｐｄａｔｅ信号，由于此时相位累加器清零位有效，此时相位累加器被清零，与此同时停止输出线性调频信号，然后继续对地址为０ｘ０２的寄存器进行操作，同时也将Ｂｉｔ３置为低电平，并使相位累加器清零位无效，此时如果接收到ｕｐｄａｔｅ信号，则线性调频信号重新输出。至此，系统将进入等待状态以等待脉冲展宽信号的到来，这样依次往复，即可实现脉冲线性调频信号的输出。

６　结束语

随着数字电子技术的发展，直接数字频率合成得到了日益广泛的应用，ＤＤＳ技术也日臻完善。传统线性调频信号的产生方法（ＶＣＯ方法和声表面波方法）由于线性度差、频率稳定度低而逐渐被淘汰。本文介绍了一种采用ＤＤＳ方式直接产生线性调频信号的全数字设计方法。该方案一方面采用了当今技术最为领先的ＤＤＳ芯片ＡＤ９８５８，另一方面也根据严格的高速电路设计理论进行了整体规划和布线。经过测试，该方案的各项性能指标均较高，从而证实了其可行性和前瞻性，同时也表明ＡＤ９８５８在相位噪声、杂散抑制度、谐波抑制度等方面确有很好的表现。

点击此处查看原文 >>

系统分类: 模拟技术   |    用户分类: 无分类    |    来源: 转贴

功率因数校正器的辅助电路设计

1 引言

近20年来电力电子技术得到了飞速的发展，已广泛应用到电力、冶金、化工、煤炭、通讯、家电等领域。电力电子装置多数通过整流器与电力网接口，经典的整流器是由二极管或晶闸管组成的一个非线性电路，在电网中产生大量电流谐波和无功污染了电网，成为电力公害。电力电子装置已成为电网最主要的谐波源之一。抑制电力电子装置产生谐波的方法主要有两种，一是被动方式，即采用无源滤波或有源滤波电路来旁路或滤除谐波；另一种是主动式的方法，即设计新一代高性能整流器，它具有输入电流为正弦波、谐波含量低、功率因数高的特点，即具有功率因数校正功能。因此近年来功率因数校正（PFC）电路得到了很大的发展，成为电力电子学研究的重要方向之一。而在功率因数校正器中辅助电路对其安全正常工作至关重要，辅助电路能够防止从电网传入电磁噪声，抑制装置产生的电磁噪声返回电网，抑制过大的起动冲击电流，消除浪涌噪声干扰等。由此可见，功率因数校正器中辅助电路设计的好坏将直接影响功率因数校正器的效能，因此，对于辅助电路的设计不容忽视。

2 主要技术指标

该功率因数校正器的主要技术指标为：

1) 输入：单相AC220V±20%，即176V~264V，频率为50HZ±5%；
2) 输出：DC400V，负载在10% ~100%间变化时，电压调整率小于1%，输出功率为3KW；
3) 满载输出时，功率因数大于0.99，效率大于80%。

3 辅助电路的设计

辅助电路的设计包括：
1.EMI滤波电路；
2.起动电流抑制电路；
3.开关的浪涌吸收保护电路；
4.开关管的驱动保护电路。

3.1 EMI滤波电路的选择

输入EMI滤波电路的作用有两方面：第一，防止从电网传入电磁噪声，对装置形成干扰；第二，抑制装置产生的电磁噪声返回电网，造成电网公害。
　　
所谓的EMI（Electro-Magnetic Interference）是指电磁干扰，包括传导干扰和辐射干扰两种形式。在本设计中，由于辐射干扰比传导干扰小得多，而且容易抑制，所以主要考虑对传导干扰的滤除。传导干扰分为共模干扰和差模干扰两种，共模干扰是相线与大地之间的干扰信号；差模干扰是在相线之间，与输入功率通道相同的干扰信号。
　　
目前市面上已有很多EMI滤波器成品，但基本上都是针对共模干扰信号设计的，差模干扰抑制效果很差。本设计中，由于高次谐波含量较大，需要差模干扰抑制效果较好，因此市面上的EMI滤波器均不能满足其要求，需要设计适当的EMI滤波器。

图1　EMI滤波电路原理图

本设计中的EMI滤波电路如图1所示，L1、L2为差模干扰抑制电感，L3、L4为共模干扰抑制电感，C1、C4为差模干扰滤除电容，C2、C3、C5、C6为共模干扰信号滤除电容。在设计中应注意使EMI电路的电容电感谐振频率低于升压斩波工作频率。
　　
电感L1、L2与电容 C1、C4构成一个低通滤波器。由于电感对工频信号阻抗很小，电容对工频信号的阻抗很大，因此对工频信号基本没有影响；对于高频信号电感的阻抗很大，电容的阻抗很小，所以高频的干扰信号通过电容形成的回路而消除。电感值一般在几十微亨至几毫亨，在体积允许的前提下，应尽量取得大一些。电容容量一般应在几千微微法至零点几微法。

上述电路虽然对高频差模干扰信号能起较好的滤波作用，但对流向为同一方向的共模干扰信号无法滤除。为了滤除共模干扰信号，利用L3、L4和 C2、C3、C5、C6形成共模干扰抑制电路。共模电感采用两条输入线在铁芯上并绕，因此负载电流产生的磁通相互抵消，而共模干扰信号产生的磁通则相互叠加。所以该电感对负载电流不起作用，对共模干扰信号呈现高阻抗。通过电容将共模干扰信号引入大地。共模电感一般应在几十微亨到几毫亨之间，在体积允许的前提下，应尽量取得大一些，以提高抑制效果。电容容量一般应在几千微微法到零点几微法。
　　
差模电感L1、L2流过的电流为负载电流，为了防止铁芯饱和，选用导磁率比较低的材料作为铁芯，在本设计中选用铁粉芯作为铁芯。共模电感L3、L4只对共模干扰信号起作用，所以不存在铁芯饱和问题，因此可以采用导磁率高的材料作为铁芯，在本设计中采用铁氧体作为铁芯。电容C1、C4接在输入线之间，所承受的最大电压是最大输入电压，因此选用250V的交流电容。电容C2、C3、C5、C6接在输入线与大地之间，为了防止高压击穿，这几个电容的耐压应选择的比较高，本设计中选用耐压为4KV的高压瓷片电容。

具体的参数分别为：L1、L2均为100uH，L3为2.8mH，L4为7.8mH，C1、C4均为2.2uF，C2、C3均为0.01uF，C5、C6均为0.0047uF。

3.2 起动电流 抑制电路

开关电源一般采用电容输入型回路，在起动的瞬间，交流输入电压通过整流器对电容器进行充电。由于电容器的等效串联阻抗很小，并且通常采用多个电容器并联使用，使得其阻抗更小；因此起动冲击电流很大。为了对输入回路的断路器、输入熔断器、整流器等进行保护，同时减小对其它电子设备的不良影响，需要在起动时设置冲击电流抑制电路。

图2　起动电流抑制电路

在交流输入为网高压、相位为900时，冲击电流出现最大值。应把冲击电流抑制在多大范围内，并无具体规定。因此主要应视具体情况来选择电路参数。冲击电流抑制回路如图2(a)所示，其中，R为接入的冲击电流抑制电阻，Relay为继电器的常开点。起动时，由于起动电阻串接在输入回路中，可把冲击电流限制到我们所希望的范围内。当电容器充有足够的电压、认为起动过程可以结束时，通过继电器Relay将电阻R旁路（短接），电路正常工作。本设计中，最大输入电压为264伏。等效负载电阻为：

若接入的电阻，则可把起动电流限制到负载电流的水平，则起动过程是相当安全的。但由于调节器的输入电容较大（6000uF），则输入电容结束充电的时间长，一般为（3~5）RC，取4RC=1.3秒，加上继电器控制电路的延时；则起动电阻的实际投入时间会超过2秒，若起动过程的平均电流为4安，则 电阻的功耗峰值为848W，2秒的起动过程会产生1600焦耳以上的热量。因此要选择功耗很大的电阻器，尺寸也会很大，这是令人难以接受的，也是不现实的。为此，应选择阻值更大的电阻器，而阻值加大，结束起动过程随之延长，仍难令人满意。因止在抑制电阻回路中再串入一个负温度系数的热敏电阻NTCR，见图2(b)。一方面，在起动过程刚开始时，电路有较强的抑流能力；另一方面，随着起动过程的进行，负温度系数电阻的阻值下降，使电容器的充电电流又不至于太小，起动过程不至过长。

3.3 开关浪涌吸收保护电路

本应用中的开关元件选择为IGBT模块。IGBT是一种电压控制的大功率高速可自关断的电力电子元件。它属于复合型器件，由MOSFET和晶体管构成达林顿结构。IGBT与其它功率开关一样，在开关管关断时，由于主回路电流的急剧下降，主回路存在的寄生电感将会引起很高的集源电压，称为开关浪涌电压。开关浪涌电压的峰值很高，可达常态电压的两倍。这样高的浪涌电压就可能使IGBT超过其安全工作区，导致 IGBT损坏，另外它也是产生噪声的一个原因。

图3　吸收电路原理图

抑制浪涌电压的有效措施是采用吸收电路，电路如图3所示。吸收电路的原理是：当开关管关断时，蓄积在寄生电感中的能量通过开关的寄生电容（图中未画出）充电，开关电压上升；当此电压上升到吸收电容C的电压与输出电压之和时，吸收二极管导通。由于电容器的电压不能突变，因此开关的电压上升率被限制。

3.4 开关管的驱动保护电路

栅极驱动电路的设计是否合理，是IGBT实际应用中的一个重要问题。IGBT驱动电路形式一般有三种：直接驱动型、隔离驱动型和集成模块驱动型。

在电路设计中最好选用专用芯片，因为专用芯片都带有比较完善的保护功能，可靠性高，只需很少的外围元件，使用方便。目前市场上已有很多专用芯片，如美国MOTOROLA公司的MPD系列、日本东芝公司的TK系列、日本富士公司的EXB系列等。在本设计中，选用富士公司的EXB840，它能驱动75A、1200V的IGBT管，加直流20V作为集成块的工作电源。开关管频率在40KHZ以下，整个驱动电路动作快，信号延时不超过1.5毫秒。内部利用稳压二极管产生的负5伏电压，除供内部使用外，还为外部提供负偏压。集成块采用高速光耦输入隔离，并有过流检测及过载慢速关栅等功能。

图4　IGBT驱动电路

图4为具有过流检测，软管端的驱动电路图。该驱动电路的工作原理是：输入信号经反相器进入14脚，输出驱动信号从3脚输出。当IGBT出现过流时，5脚出现低电平，光耦SOI有输出，对PWM信号提供一个封锁信号，该信号使驱动脉冲转化为一系列窄脉冲，对EXB840实行软关断。

4 结语

辅助电路对于变换器的安全正常工作非常重要，因此，对于辅助电路的设计不容忽视。本文对功率因数校正器辅助电路中的滤波电路设计、起动电流抑制电路的设计和开关的浪涌吸收保护电路的设计进行了分析，实验结果达到了预期的主要技术指标要求。

点击此处查看原文 >>

系统分类: 模拟技术   |    用户分类: 无分类    |    来源: 转贴

基于ISD1420的高响度语音电路设计

1系统构成
　　
　　语音电路组成框图如图1所示。由PLC发布RS232电平信号，经电平转换后，为单片机AT89C51所接收。一方面控制语音芯片ISD1420放音，同时控制高亮度数码显示牌给出倒计时信号，为被训练人员提供提示。看门狗则保证该电路正常运行。



2语音信号控制

2.1语音电路构成
　　
　　根据训练要求，语音电路在起跑前10秒发出“长提示音”一声，然后每隔一秒发“短提示音”一声，计时回零时发“发令枪声”(发声规律可调)。
　　
　　语音部分电路设计见图2。“提示音”与“起跑枪声”由语音存储/再生芯片ISD1420分段存储，ISD1420输出的音频信号经电容耦合到两片集成功率放大器TDA2003构成的BTL功放电路，最后由扬声器输出。MAX232将PLC送过来的RS232电平信号转换成TTL电平并送到单片机AT89C51，AT89C51根据PLC的指令，通过P3.6控制ISD1420的放音，P3.2～P3.5用来调整放音地址。MAX813L则作为看门狗为单片机AT89C51提供上电复位和运行监控，由P3.7提供喂狗信号。

2.2语音电路特性
　　
　　选用语音存储/