我们通常认为信号以三种模式沿电路传播：单端、差模或共模。

单模是我们最熟悉的。它包括介于驱动器与接收器之间的单根导线或走线。信号沿走线传播并从地返回。

差模包括介于驱动器与接收器的一对走线（或导线）。我们一般认为其中一根走线传送正信号而另一根传送负信号，并且大小相等极性相反，没有通过地的返回信号；信号沿一根走线前进并从另外一根返回。

共模信号通常更难于理解。既可以包括单端走线也可以包括两个（可能更多）差分走线。同样的信号沿走线以及返回路径（地）或者沿差分对中的两根走线流动。大部分人往往对共模信号不熟悉，因为我们自己从来不会故意产生它们。它们通常是由从其它（邻近或外部）源耦合进电路的噪声引起的。一般来讲，结果最好情况是中性的，最坏情况是具有破坏性的。共模信号能够产生干扰电路正常运行的噪声，并且是常见的EMI 问题的来源。

优点：差分信号相比单端信号有一个显著的缺点：需要两根走线而不是一根，或者两倍的电路板面积。但是差分信号有几个优点：如果没有通过地的返回信号，地回路的连续性相对就变得不重要了。因此，假如我们有一个模拟信号通过差分对连接到数字器件，就无需担心跨越电源边界，平面不连续等等问题。差分器件的电源分割也更容易处理2。差分电路在低压信号的应用中是非常有益的。如果信号电平非常低，或者如果信噪比是个问题，那么差分信号可以有效地倍增信号电平（+v-(-v)=2v）。差分信号和差分放大器通常用于信号电平非常低的系统的输入级。

差分接收器往往对输入信号电平的差敏感，但是常常被设计为对输入的共模偏移不敏感。因此在强噪声环境中差分信号往往比单端信号有着更好的性能。

相比单端信号（以一个不太精确的受电路板其他位置的噪声的干扰的信号为参考）差分信号（彼此互为参考）的翻转时序可以更精确地设定。差分对的交叉点定义得非常精确（图1）。单端信号位于逻辑1 和逻辑0 之间的交叉点受制于（举例）噪声、噪声门限以及门限检测问题等等。

图1：逻辑电平在差分信号交叉点的精确位置改变状态

重要假设：差分信号的一个重要方面常常被工程师或者设计人员忽略，甚至有时被误解。我们从两条广为人知的规则开始：（a）电流在一个闭合的环路内流动以及（b）电流在环路内处处相等。

考虑差分对的“正”走线。电流沿走线流动并且必须在一个环路内流动，通常从地返回。另外一根走线中的负信号也必须在一个环路内流动，通常也从地返回。这很容易明白如果我们暂时想象一个差分对中的一根走线上的电流保持不变。另一根走线中的信号必须从某个地方返回，并且很清楚返回路径应该是单端信号的返回路径（地）。我们说差分对没有通过地的返回信号不是因为不能，而是因为返回信号的确存在并且大小相等且极性相反所以相互抵销了（和为零）。这一点非常重要。如果从一个信号（+i）返回的信号严格等于，且符号相反，另一个信号（-i），那么它们的和（+i-i）为零，没有电流从任何地方流过（特别是地）。现在假定信号并非严格相等且极性相反。设一个为+i1 另一个为-i2。这里i1 和i2 的值近似但是不等。返回电流的和为(i1-i2)。因为不是零，这个增加的电流必须从某个地方返回，推测应该是地。

你说什么？那么让我们假定发送电路发送一对差分信号，严格相等且极性相反。再假定他们在路径的终点仍然如此。但是如果路径长度不等会如何呢？如果（差分对中的）一条路径比另外一条长，那么信号在传输到接收器的阶段就不再是严格相等且极性相反了（图2）。如果信号在它们从一个状态到另一个状态的转变过程中不再是严格相等且相反，没有电流流经地就不再是正确的了。如果有流经地的电流存在，那么电源完整性就一定成为一个问题，并且可能EMI也会成为一个问题。

图2：（ -）走线比图1 中短，在红色箭头所标示出的范围内差分信号是大小相等且极性相反不再正确。从而在这个时间片内将有流经电源系统的电流。

设计规则1：我们处理差分信号的第一个规则是：走线必须等长。

有人激烈地反对这条规则。通常他们的争论的基础包括了信号时序。他们详尽地指出许多差分电路可以容忍差分信号两个部分相当的时序偏差而仍然能够可靠地进行翻转。根据使用的不同的逻辑门系列，可以容忍500 mil 的走线长度偏差。并且这些人们能够将这些情况用器件规范和信号时序图非常详尽地描绘出来。问题是，他们没有抓住要点！差分走线必须等长的原因与信号时序几乎没有任何关系。与之相关的仅仅是假定差分信号是大小相等且极性相反的以及如果这个假设不成立将会发生什么。将会发生的是：不受控的地电流开始流动，最好情况是良性的，最坏情况将导致严重的共模EMI问题。

因此，如果你依赖这样的假定，即：差分信号是大小相等且极性相反，并且因此没有通过地的电流，那么这个假定的一个必要推论就是差分信号对的长度必须相等。

差分信号与环路面积：如果我们的差分电路处理的信号有着较慢的上升时间，高速设计规则不是问题。但是，假设我们正在处理的信号有着有较快的上升时间，什么样的额外的问题开始在差分线上发生呢？

考虑一个设计，一对差分线从驱动器到接收器，跨越一个平面。同时假设走线长度完全相等，信号严格大小相等且极性相反。因此，没有通过地的返回电流。但是，尽管如此，平面层上存在一个感应电流！

任何高速信号都能够（并且一定会）在相邻电路（或者平面）产生一个耦合信号。这种机制与串扰的机制完全相同。这是由电磁耦合，互感耦合与互容耦合的综合效果，引起的。因此，如同单端信号的返回电流倾向于在直接位于走线下方的平面上传播，差分线也会在其下方的平面上产生一个感应电流。但这不是返回电流。所有的返回电流已经抵消了。因此，这纯粹是平面上的耦合噪声。问题是，如果电流必须在一个环路中流动，剩下来的电流到哪里去了呢？

记住，我们有两根走线，其信号大小相等极性相反。其中一根走线在平面一个方向上耦合了一个信号，另一根在平面另一个方向上耦合了一个信号。平面上这两个耦合电流大小相等（假设其它方面设计得很好）。因此电流完全在差分走线下方的一个环路中流动（图3）。它们看上去就像是涡流。耦合电流在其中流动的环路由（a）差分线自身和（b）走线在每个端点之间的间隔来定义。

图3：即使差分信号严格大小相等且极性相反，因而没有流经电源系统的返回电流，仍然在走线下方的平面中存在在一个环路中流动的感应电流。

设计规则2：现在EMI 与环路面积已是广为人知了。因此如果我们想控制EMI，就需要将环路面积最小化。并且做到这一点的方法引出了我们的第二条设计规则：将差分线彼此靠近布线。有人反对这条规则，事实上这条规则在上升时间较慢并且EMI 不是问题时并不是必须的。但是在高速环境中，差分线彼此靠得越近布线，走线下方所感应的电流的环路就越小，EMI 也可以得到更好的控制。

值得一提的是一些工程师要求设计人员去掉差分线下方的平面。原因之一是减小或消除走线下方的感应电流环路。另外一个原因是防止平面上已有的噪声耦合到（推测如此）走线上的低压信号。

还有一个将差分线彼此靠近布线的理由。差分接收器设计为对输入信号的差敏感而对输入的共模偏移不敏感。也就是说即使（+）输入相对（-）输入仅有轻微的偏移，接收器也会检测到。但是如果（+）和（-）输入一起偏移（在同样的方向），相对而言接收器对这种偏移不敏感。因此如果任何外部噪声（比如EMI 或串扰）等同地耦合到差分线中，接收器将对此种（共模耦合）噪声不敏感。差分线布得越彼此靠近，任何偶合噪声在每根走线上就越相近。因此电路的噪声抑制就越好。

规则2推论：再次假定高速环境中，如果差分线彼此紧挨着布线（为了使其下方的环路面积最小化）那么走线将彼此耦合。如果走线足够长以至于端接成为一个问题，这种耦合就会影响到确切的端接阻抗5的计算。原
因是：

考虑一个差分线对，线1 和线2。假使它们分别携带信号V1 和V2。因为它们是差分线，V2=V1。V1 在线1 引起一个电流I1 而V2在线2 引起一个电流I2。电流必然是从欧姆定律导出，I=V/Z0，这里Z0 是走线的特征阻抗。现在线1（举例）携带的电流事实上由i1 和k*i2 组成，这里k 是线1 与线2 间的耦合比例。这表明这种耦合的最终效果是线1 上的一个明显的阻抗，这个阻抗等于Z=Z0-Z12

这里Z12 由线1 与线2 间的互耦引起。如果线1 和线2 分得很开，它们之间的耦合就很小，确切的端接阻抗就只是Z0，单端走线的特征阻抗。但是如果走线靠的更近，它们之间的耦合就会增加，这样走线的阻抗与这种耦合成比例地减小。这就是说确
切的走线端接（为了防止反射）为Z0-Z12，或者某个小于Z0 的值。这对差分对的两根走线都适用。因为没有流经地的电流（大概这是个假设）那么端接电阻被连接在线1 和线2 之间，且确切的端接阻抗算得是2(Z0-Z12)。这个值经常被叫做“差分阻抗”7。

设计规则3：差分阻抗因互耦而变，而互耦因线距而变。因此在任何情况下，走线阻抗，也就是互耦，在全线为常数是很重要的。这就得到了我们的第三个规则：（差分对的）线距必须在全线为常数。

注意对差分阻抗的影响只是规则2 的推论。差分阻抗根本不是与生俱来的。我们要把差分线彼此靠近布线与EMI 和噪声免疫有关。它对“长”线确切端接以及线距一致性的影响的事实只不过是为了EMI 控制而将走线
彼此靠近布线的一个推论。

结论：差分信号有几个优点，它们中的三个是（a）与电源系统有效隔离，（b）对噪声免疫，和（c）增强信噪比。与电源系统（特别是系统地）隔离依赖于差分线上的信号真正地大小相等且极性相反。这个假定也许不成立，如果差分对中单个线长不完全匹配。对噪声的免疫经常依赖于走线的紧耦合。这将依次影响到为防止反射而对走线进行正确的端接的值，以及如果走线必须紧耦合，通常也是需要的，它们的间距必须全线为常数。

初学者总是希望自己能够快速步入电子技术之门。怎样才能快速入门呢?　

一．         弄懂电子技术常用名称、概念、图形及文字符号、单位制等

初学者必须弄懂电子技术常用的名称、概念，比如什么是电流、电压、电阻，什么是直流电、交流电，什么是串联、并联、串并联，什么是频率、周期、波长、振幅、相位，什么是阻抗、容抗、感抗，什么是磁场、磁力线、磁通，什么叫耦合、负载、电功率，什么是通路、开路、短路，什么是自感、互感、串联谐振、并联谐振，什么是导体、绝缘体、半导体等等，这些也就是最起码的初中物理知识。对一些容易混淆的名称概念，如电压、电压降、电位、电位差、电动势等，要弄清它们的区别，还要知道它们的文字符号、单位及换算。

二．         学会电子元器件的识别与检测

要认识常用电子元器件的外形，了解它们的结构和标识，知道它们的功能和技术参数，并学会对它们的检测。应有一块较好的万用表，并学会使用它。单纯地去学元件测量是比较乏味，可以在学习理论的同时开始拆修简单的电器，如收音机，可以边修边学习理论。

三．         从基本电子单元电路起步，学会识图、读图、绘图，学会分析基本电路工作原理

电子设备按其基本功能来分，可大致分为放大、整流、开关和振荡四种。还有缓冲、滤波、波形整形以及分频、倍频等等，都可归到上述四大类中，即模拟电路基础。所以只要很好地掌握这四种基本电路的工作原理，其他各种变形的电路就比较容易掌握了。

方框图大多由原理图简化而来，它组合灵活，可简可繁，清晰明了，便于记忆，是学习电路原理图的得力工具，它可以把电路分成部分和级，让你清楚地了解各部、级的功能和它们之间的联系等。例如一个整流稳压电路，可以按交流输入、整流滤波、稳压输出分成三个部分。

分析电路要沿信号路径，从输入到输出，进行逐级分析；要弄清电路关键点处包含有什么信号，要知道它们的正常波形、幅度和电压、工作频率；还要弄清各级电路的功能及每一个元器件在电路中的作用。

四．         必须边学边用，学用结合，动手制作，动手维修

理论在于实践，脱离了实践，理论是无法掌握的。把小制作作为学习电子技术的重要途径，这是所有自学成才者的共同认识。因为小制作有以下特点：简单快速、省工省料、容易成功；可培养兴趣、增强信心和提高技能；经济实用，易受家庭支持。我们的电子实验套就里面的制作就是由简而繁，只要你坚持不懈的用我们的电子实验套件来完成各种实用小制作，只要你们不断总结，相信就可以打好电子技术基础！

在制作中要特别注意：选好方案图纸；选用质量好的元器件。

五．         要订阅和购买电子技术报刊、基础知识书籍和工具书，分门别类地做好学习笔记

学习电子技术要有明确的目标。学习之路是艰难的，随时都可能遇到“拦路虎”，但只要你肯下苦功，勤于用脑动手，方法得当，就一定能登上电子技术的殿堂。

        识别方法是：正对集成电路信号（如74LS01）或看标记（左边的缺口或小圆点标记），从左下角开始按逆时针方向以1，2，3，…依次排列到最后一脚（在左上角）。在标准形TTL集成电路中，电源端V_CC一般排在左上端，接地端GND一般排在右下端。如74LS01为14脚芯片，14脚为V_CC，7脚为GND。若集成芯片引脚上的功能标号为NC，则 表示该引脚为空脚，与内部电路不连接。

1.     CMOS电路的工作速度比TTL电路的稍低。

2.     CMOS带负载的能力比TTL电路强。

3.     CMOS电路的电源电压允许范围较大，约在3～18V，抗干扰能力比TTL电路强。

4.     CMOS电路的功耗比TTL电路小得多。门电路的功耗只有几个µW，中规模集成电路的功耗也不会超过100µW。

5.     CMOS集成电路的集成度比TTL电路高。

6.     CMOS电路适合于特殊环境下工作。

7.     CMOS电路容易受静电感应而击穿，在使用和存放时应注意静电屏蔽，焊接时电烙铁应接地良好，尤其是CMOS电路多余不用的输入端不能悬空，应根据需要接地或接高电平。