博主：ydragon
+加为好友
+发送站内短信
+我的博客精华
+我的推荐文章
2007年份 （3）
· GPS Receiver
· 关于扩频接收机
· NC的验证平台
更多>>
· 试过systemverilog吗，听用过的说，也可以使用类C++…
日志总数：3 篇
评论数量：1
访问次数：1632
标签： 无标签
今天用cadence的nc做了一些仿真，基于verilog的验证平台。以前习惯于synopsys的vera验证系统，对于复杂的testbench可以使用类C++的高级语言建模，使用起来非常方便。verilog的验证环境毕竟是比较底层的语言，在编写复杂的测试激励方面显得力不从心。实现同样的功能比较麻烦。
系统分类: CPLD/FPGA | 用户分类: 无分类 | 来源: 无分类 | 【推荐给朋友】 | 【添加到收藏夹】
投一票您将和博主都有获奖机会！
riple
2007-5-10 16:19:09
试过systemverilog吗，听用过的说，也可以使用类C++的高级语言建模。
俺们这些穷人，用不起cadence、synopsys的工具，只能用用网上流传的modelsim。现在的modelsim也支持systemC和systemVerilog了。