日志档案

发表于 2008-6-20 15:38:05

0

标签: Cadence  pcb  allego  

Cadence 局部规则设置

         一些网络如地,电源线要加粗,如20mil的线宽,这些网络连到小针间距的元件时,会出现错误,解决方法是在这个元件的周围设定area,让同一网络在这一区域内用某一线宽,在其它地方用粗一些的线宽,设定方法如下:
  1.sharp add rect按钮,在options中选board geometry-->constraint_area,之后你要设定的位置画一个区域。
  2.edit propertity,在find中选sharp,用鼠标点一个刚才的那个框,在table of contents中选net_physical_type,在右边的value项下写上名字,如area1。
  3.在constraints表单下,在physical rule set 项下,选assignment table,将你所命名的net 和属性对应起来。

系统分类: PCB   |   用户分类: 技术文章   |   来源: 原创   |   【推荐给朋友】   |   【添加到收藏夹】

    阅读(50)    回复(0)  

投一票您将和博主都有获奖机会!