博主：yuxi5002
+加为好友
+发送站内短信
+我的博客精华
+我的推荐文章
博主归来
换方向了 DSP
Verilog HDL （8）
Modelsim （7）
学习笔记 （4）
Synplify （1）
HDL （1）
FPGA （1）
QUARTUS II （1）
代码优化 （1）
恶补基础C （0）
DSP （1）
2008年份 （14）
2007年份 （1）
2006年份 （23）
· TMS320C6000系列二次Bootloader的设计与实现
· C代码优化方案
· CCS中如何看程序运行的时钟周期
· C6XX优化经验总结
更多>>
· 谢谢
· 呵呵，可以下载吗？
· 很不错的东东!谢谢了~~
· 谢谢你的分享。
· 麻烦给我也发一份，谢谢!liqoooo_8585@yahoo.com.cn
·TMS32DM642
日志总数：38 篇
评论数量：89
访问次数：61728
标签： verilog hdl
系统分类: CPLD/FPGA | 用户分类: Verilog HDL | 来源: 无分类 | 【推荐给朋友】 | 【添加到收藏夹】
投一票您将和博主都有获奖机会！
jerryer
2007-1-18 13:23:57
不错，支持一下