标签：
无标签
说明：
这个是我的 第二版的原理图，就是修改了一下 数据缓冲部分，今天测试，发现jtag部分 又不好用了，郁闷中..
无奈，芯片手上没有了，暂时只能这么着了，等芯片回来在焊接一个看看吧
高手的话，可以帮我看看 244的部分有问题没有，我把1和19脚直接 接地了，看了原厂的，它是接到cpld的一个管脚上控制的，不知道是不是这个原因，或者是 hc和lvc的毛病 ？
god knows ~
等芯片回来在测试，之后，再把其它的资料发上来吧，
PS：为了布线方便，我把cpld和usb的接口改了
Fri Oct 12 2007
系统分类:
CPLD/FPGA | 用户分类:
待分类 | 来源:
原创 | 【推荐给朋友】